[发明专利]用于嵌入式存储器的单元边界结构及其形成方法

说明书

本发明的一些实施例针对用于形成具有边界侧壁间隔件的嵌入式存储边界结构的方法。在一些实施例中，在半导体衬底中形成隔离结构，以将存储区域与逻辑区域分隔开。形成覆盖半导体衬底的多层膜。在存储区域上由多层膜形成存储单元结构。对多层膜实施蚀刻以从逻辑区域去除多层膜，从而使得多层膜至少部分地限定隔离结构上的伪侧壁。形成侧壁间隔件层，该侧壁间隔件层覆盖存储结构、隔离结构和逻辑区域并且进一步衬垫伪侧壁。对间隔件层实施蚀刻以在伪侧壁上由间隔件层形成间隔件。在逻辑区域上形成逻辑器件结构。本发明的实施例还提供了一种具有边界侧壁间隔件的嵌入式存储边界结构。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及嵌入式存储器单元及其形成方法。

背景技术

在过去的几十年中，集成电路(IC)制造工艺已经经历了指数增长。随着IC的发展，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以产生的最小组件(或线))已经减小。IC的发展中的一些进步包括嵌入式存储技术和高k金属栅极(HKMG)技术。嵌入式存储技术是将存储器件与逻辑器件集成在同一半导体芯片上，从而使得存储器件支持逻辑器件的操作。高k金属栅极(HKMG)技术是利用金属栅电极和高k栅极介电层来制造半导体器件。

发明内容

根据本发明的一个方面，提供了一种用于形成集成电路(IC)的方法，所述方法包括：在半导体衬底中形成隔离结构，其中，所述隔离结构将所述半导体衬底的存储区域与所述半导体衬底的逻辑区域分隔开；形成覆盖所述隔离结构、所述存储区域和所述逻辑区域的多层膜；在所述存储区域上形成存储单元结构，其中，所述存储单元结构由所述多层膜形成；形成覆盖所述存储单元结构和所述多层膜的剩余部分的伪覆盖层；对所述多层膜和所述伪覆盖层实施第一蚀刻以从所述逻辑区域去除所述多层膜和所述伪覆盖层，从而使得所述多层膜和所述伪覆盖层限定所述隔离结构上的伪侧壁；形成侧壁间隔件层，所述侧壁间隔件层覆盖所述伪覆盖层、所述隔离结构和所述逻辑区域并且进一步衬垫所述伪侧壁；对所述侧壁间隔件层实施第二蚀刻，以去除所述侧壁间隔件层的水平段并且在所述伪侧壁上形成侧壁间隔件；以及在形成所述侧壁间隔件之后，在所述逻辑区域上形成逻辑器件结构。

根据本发明的另一个方面，提供了一种集成电路(IC)，包括：半导体衬底，包括由隔离结构分隔开的外围区域和存储单元区域，其中，所述隔离结构延伸至所述半导体衬底的顶面内并且包括介电材料；存储单元，位于所述存储单元区域上；伪控制栅极结构，位于所述隔离结构上，其中，所述伪控制栅极结构限定面向所述外围区域且包括多种不同的材料的伪侧壁；侧壁间隔件，位于所述隔离结构上且沿着所述伪控制栅极结构的所述伪侧壁，其中，所述侧壁间隔件具有边界侧壁，所述边界侧壁面向所述外围区域并且是光滑的；以及逻辑器件，位于所述外围区域上。