[发明专利]非易失性存储器件

说明书

一种非易失性存储器件，该非易失性存储器件包括：在基板中形成并且沿着第一方向布置的多个阱区；包括形成在基板上方并且分别与多个阱区相对应的多个子块的存储块；以及设置在存储块上方并沿着第一方向延伸的多条位线。多个子块中的每个子块包括：在对应的阱区和多条位线之间沿着垂直方向形成的沟道层，以及沿沟道层堆叠在基板上方的多条字线、至少一条漏极选择线和至少一条防擦除线。在擦除操作中，擦除电压被施加到与所选子块对应的阱区，并且防擦除电压被施加到包括在未选子块中的防擦除线，可以防止将擦除电压传送到未选子块。

技术领域

各实施方式总体上涉及半导体存储器件，更具体地，涉及可以以子块为单位进行擦除的非易失性存储器件。

背景技术

易失性存储器件是其中存储的数据在电力供应中断时被去除的存储器件。易失性存储器件包括SRAM(静态随机存取存储器)、DRAM(动态RAM)、和SDRAM(同步DRAM)。非易失性存储器件是即使在电力供应中断时也保存存储在其中的数据的存储器件。非易失性存储器件包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、FLASH存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)、和FRAM(铁电RAM)。

发明内容

在一个实施方式中，一种非易失性存储器件可以包括：多个阱区，所述多个阱区形成在基板中并且沿着第一方向布置；存储块，所述存储块包括形成在所述基板上方并且分别与所述多个阱区对应的多个子块；以及多条位线，所述多条位线设置在所述存储块上方并且沿着所述第一方向延伸。所述多个子块中的每个子块可以包括：多个沟道层，所述多个沟道层在对应的阱区和所述多条位线之间沿着垂直方向形成；以及多条字线、至少一条漏极选择线和至少一条防擦除线，所述多条字线、所述至少一条漏极选择线和所述至少一条防擦除线沿所述沟道层堆叠在所述基板上方。在擦除操作中，擦除电压被施加到与所选子块对应的阱区，并且防擦除电压被施加到包括在未选子块中的防擦除线。

在一个实施方式中，一种非易失性存储器件可以包括：多个阱区，所述多个阱区形成在基板中并且沿着第一方向布置；存储块，所述存储块包括形成在所述基板上方并且分别与所述多个阱区对应的多个子块；以及多条位线，所述多条位线设置在所述存储块上方并沿着所述第一方向延伸。所述多个子块中的每个子块可以包括：多个沟道层，所述多个沟道层在对应的阱区和所述多条位线之间沿着垂直方向形成；以及多条字线和至少一条漏极选择线，所述多条字线和所述至少一条漏极选择线沿所述沟道层堆叠在所述基板上方。在擦除操作中，擦除电压被施加到与所选子块对应的阱区，并且防擦除电压被施加到未选子块的漏极选择线。

在一个实施方式中，一种非易失性存储器件可以包括：多个阱区，所述多个阱区形成在基板中并且沿着第一方向布置；存储块，所述存储块包括形成在所述基板上方并且分别与所述多个阱区对应的多个子块；以及多条位线，所述多条位线设置在所述存储块上方并沿着所述第一方向延伸。所述多个子块中的每个子块可以包括联接在对应的阱区和所述多条位线之间的多个单元串，并且所述多个单元串中的每个单元串包括多个存储单元和至少一个防擦除晶体管，所述多个存储单元和所述至少一个防擦除晶体管联接在所述对应的阱区和对应的位线之间。在擦除操作中，擦除电压被施加到与所选子块对应的阱区，并且防擦除电压被施加到包括在未选子块中的单元串的防擦除晶体管的栅极。

附图说明

图1是例示根据本发明的实施方式的非易失性存储器件的框图。

图2是例示图1所示的存储块中的一个存储块的电路图。

图3是例示图1所示的存储块中的一个存储块的立体图。

图4是沿图3的线I-I'截取的截面图。

图5是描述图3所示的存储块的擦除操作中的偏置条件的表格。

图6是例示在根据图5的偏置条件的擦除操作中存储块的状态的截面图。