[发明专利]集成电路装置

说明书

本发明公开一种集成电路装置。一种集成电路装置，上述集成电路装置包括一基板；一第一电容，设置于上述基板上；一第一金属图案，耦接至上述第一电容的第一电极；一第二金属图案，耦接至上述第一电容的第二电极；一第三金属图案，设置于上述第一金属图案和上述第二金属图案上方，且覆盖上述第一电容、上述第一金属图案和上述第二金属图案，其中上述第三金属图案为电性接地；一电感，设置于上述第三金属图案上方。

本发明是中国发明专利申请(申请号：201510588853.6，申请日：2015年09月16日，发明名称：集成电路装置)的分案申请。

技术领域

本发明涉及一种集成电路装置，特别是涉及一种具有芯片上电感元件的集成电路装置的电容配置方式。

背景技术

螺旋电感已广泛应用于射频/高速集成电路设计中。通常为了避免影响电感效能和产生不想要的串音(crosstalk)，在电感的占据区域不允许设置电子元件，以降低涡电流损耗(eddy current loss)和耦合(coupling)等现象。然而，由于电感占据相当大的硅基板面积，会造成芯片制造成本的瓶颈。

因此，在此技术领域中，需要一种改良式的集成电路装置。

发明内容

为解决上述问题，本发明的一实施例提供一种集成电路装置，上述集成电路装置包括一基板；一第一电容，设置于上述基板上；一第一金属图案，耦接至上述第一电容的第一电极；一第二金属图案，耦接至上述第一电容的第二电极；一第三金属图案，设置于上述第一金属图案和上述第二金属图案上方，且覆盖上述第一电容、上述第一金属图案和上述第二金属图案，其中上述第三金属图案为电性接地；一电感，设置于上述第三金属图案上方。

附图说明

图1为本发明一些实施例的一集成电路装置的俯视示意图；

图2为图1的局部放大示意图，其显示设置于电感元件下方的接地遮蔽金属图案，和设置于接地遮蔽金属图案下方的用以耦接电容的电极的金属图案的布局示意图；

图3为沿图2的C-C’切线的剖面示意图，其显示本发明一实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-半导体电容的剖面示意图；

图4为沿图2的D-D’切线的剖面示意图，其显示本发明另一实施例的设置于相同接地遮蔽金属图案下方的数个金属-氧化物-半导体电容的剖面示意图；

图5为沿图2的C-C’切线的剖面示意图，其显示本发明另一实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-金属电容的剖面示意图；

图6为沿图2的C-C’切线的剖面示意图，其显示本发明又一实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-金属电容的剖面示意图；

图7为沿图2的C-C’切线的剖面示意图，其显示本发明其他实施例的设置于不同接地遮蔽金属图案下方的数个金属-氧化物-半导体电容和金属-氧化物-金属电容的剖面示意图。

符号说明

200～基板； 201～表面；

202～阱区； 204～栅极氧化层；

206～栅极； 208～栅极结构；

210～源极； 212～漏极；

214、216、218～氧化层； 250～电感；

252～内圈部分； 254～外圈部分；