[发明专利]半导体元件

说明书

本发明提供一种半导体元件，包括基底、隔离结构、二极管元件以及第一金属层。隔离结构位于基底中。二极管元件位于隔离结构上，其中二极管元件包括P型掺杂区、N型掺杂区与本征区，且本征区位于P型掺杂区与N型掺杂区之间。位于二极管元件两端的P型掺杂区与N型掺杂区各自形成欧姆接触。第一金属层与二极管元件的本征区电连接并形成萧特基接触以构成至少一萧特基二极管。本发明能够有效地提升元件效能、缩小元件尺寸并节省成本。

技术领域

本发明是有关于一种半导体元件，且特别是有关于一种整合二极管元件与萧特基二极管(Schottky Barrier Diode)结构的一种半导体元件。

背景技术

在传统的半导体元件中，为了降低贯通电流(shoot through current)一般是利用萧特基二极管(Schottky Barrier Diode)来保护半导体元件并减少导通电阻和栅极电容，进而可减少功率损耗、增加半导体功率元件的开关切换速度。已知的方法是利用外接的方式将萧特基二极管与金属氧化物半导体场效应晶体管(metal oxide silicon fieldeffect transistor；MOSFET)做整合，又或是将萧特基二极管与金属氧化物半导体场效应晶体管一起封装。然而，传统的萧特基二极管的设置方式较占空间且制作成本较高，因此，如何提升元件效能、缩小元件尺寸并节省成本，实为目前的重要趋势。

发明内容

本发明提供一种半导体元件，可将萧特基二极管与二极管元件做整合以缩小元件尺寸并提升元件效能。

本发明的半导体元件包括基底、隔离结构、二极管元件以及第一金属层。隔离结构位于基底中。二极管元件位于隔离结构上，其中二极管元件包括P型掺杂区、N型掺杂区与本征区，且本征区位于P型掺杂区与N型掺杂区之间，且位于该二极管元件的两端的P型掺杂区与N型掺杂区各自形成欧姆接触(ohmic contact)。第一金属层与二极管元件的本征区电连接形成萧特基接触(Schottky contact)以构成至少一萧特基二极管。

在本发明的一实施例中，上述的二极管元件的本征区包括主体部分以及与主体部分连接的至少一凸出部分。凸出部分延伸至P型掺杂区中，且第一金属层与本征区的凸出部分及P型掺杂区电连接以构成萧特基二极管。

在本发明的一实施例中，上述的半导体元件更包括晶体管位于主动区中。晶体管包括栅极、第一掺杂区与第二掺杂区。栅极位于基底上，且第一掺杂区与第二掺杂区分别位于栅极的两侧的基底中。

在本发明的一实施例中，上述的二极管元件的P型掺杂区邻近于第一掺杂区与第二掺杂区中的一个设置，N型掺杂区邻近于第一掺杂区与第二掺杂区中的另一个设置。

在本发明的一实施例中，上述的隔离结构位于第二掺杂区与栅极之间，且二极管元件位于第二掺杂区与栅极之间的隔离结构上。

在本发明的一实施例中，上述的第一金属层与晶体管的第一掺杂区以及第二掺杂区中的一个电连接。

在本发明的一实施例中，上述的半导体元件更包括第二金属层，其中第二金属层与第一掺杂区以及第二掺杂区中的另一个电连接，且与N型掺杂区电连接。

在本发明的一实施例中，上述的二极管元件是设置在隔离结构上，且P型掺杂区、N型掺杂区以及本征区分别与隔离结构接触。

基于上述，在本发明的半导体元件中，由于第一金属层与二极管元件的本征区电连接并构成至少一萧特基二极管，因此，能够将萧特基二极管与二极管元件做整合，并且，能够有效地提升元件效能、缩小元件尺寸并节省成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A为依照本发明一实施例的半导体元件的上视示意图。

图1B为图1A中A-A’线的剖面图。