[发明专利]智能型的缺陷校正系统与其实施方法

权利要求书

1.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆的缺陷校正方法，其特征在于：

提供设计布局图，并储存于所述存储装置中，所述设计布局图中配置复数条线路；

执行晶圆制造程序，是于半导体厂根据所述设计布局图将所述线路形成在晶圆上；

执行晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述缺陷扫描数据经过所述数据处理中心处理成缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而各所述缺陷数据至少包括缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像的图案的强度值；

取得所述设计布局图，是由所述数据处理中心取得所述设计布局图，且所述数据处理中心辨识出各所述线路相对坐标位置、线路宽度及所述线路间的距离；

执行第一重迭程序，是由所述数据处理中心自所述缺陷文字及影像数据文件中，逐一撷取所述缺陷影像的所述图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据所述缺陷坐标将所述缺陷尺寸与所述缺陷面积重迭至所述设计布局图的相对坐标上；

执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述设计布局图上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的所述设计布局图之关键区域，判断出致命缺陷指数值，其中，所述致命缺陷指数值区分多个不同大小的数值；及

执行校正程序，包括:

选择至少一个所述致命缺陷指数值；

提供SEM扫描机台，并对被选择的所述致命缺陷指数值所在的每一个缺陷位置重新扫描，以获得精准的缺陷尺寸及精准的缺陷面积，并储存至所述存储装置中；及

判断所述精准的缺陷尺寸及所述精准的缺陷面积是否为断路型或是短路型的系统性致命缺陷。

2.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆的缺陷校正方法，其特征在于：

提供设计布局图，并储存于所述存储装置中，所述设计布局图中配置复数条线路；

执行晶圆制造程序，是于半导体厂中并根据所述设计布局图将所述线路形成在晶圆上；

执行晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述缺陷扫描数据经过所述数据处理中心处理成缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而各所述缺陷数据至少包括缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像的图案的强度值；

取得所述设计布局图，是由所述数据处理中心取得所述设计布局图，且所述数据处理中心辨识出各所述线路相对坐标位置、线路宽度及各所述线路间的距离；

执行第一重迭程序，是由所述数据处理中心自所述缺陷文字及影像数据文件中，逐一撷取所述缺陷影像的所述图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据所述缺陷坐标将所述缺陷尺寸与所述缺陷面积重迭至所述设计布局图的相对坐标上；

执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述设计布局图上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的所述设计布局图之关键区域，判断出致命缺陷指数值，其中，所述致命缺陷指数值区分多个不同的数值；及

执行校正程序，包括:

选择至少一个所述致命缺陷指数值；

提供SEM扫描机，并对被选择的所述致命缺陷指数值所在的每一个缺陷位置重新扫描，以获得精准的缺陷尺寸及精准的缺陷面积，并储存至所述存储装置中；

执行第二重迭程序，是由所述数据处理中心撷取所述精准的缺陷尺寸及所述精准的缺陷面积，并根据所述缺陷坐标将所述精准的缺陷面积重迭至所述设计布局图的相对坐标上；及

执行第二关键区域分析，是由所述数据处理中心根据所述精准的缺陷尺寸及所述精准的缺陷面积重迭在所述设计布局图上，使用关键区域分析方法得到所述缺陷在坐标偏差范围区域内的所述设计布局图之关键区域，判断出校正后的致命缺陷指数值，其中，所述校正后的致命缺陷指数值区分多个不同的数值。