[发明专利]半导体器件及制造其的方法

说明书

一种半导体器件包括在衬底上垂直地一个堆叠在另一个顶部的字线、字线之间的绝缘图案、连接到衬底的垂直柱、以及字线侧面处的在衬底上的剩余牺牲图案。垂直柱穿透字线和绝缘图案。绝缘图案的每个包括字线之间的第一部分以及从第一部分延伸并在剩余牺牲图案之间的第二部分。第一部分的第一厚度小于第二部分的第二厚度。

技术领域

发明构思的示例实施方式涉及半导体器件及制造其的方法，更具体地， 涉及包括三维布置的存储单元的三维(3D)半导体器件及制造其的方法。

背景技术

半导体器件已经被高度集成以提供优良的性能和低制造成本。半导体器 件的集成密度直接影响半导体器件的成本，从而导致对高度集成的半导体器 件的需求。常规的二维(2D)或平面半导体器件的集成密度可以主要由单位 存储单元在其中占用的区域决定。因此，常规的2D半导体器件的集成密度 会极大地受形成精细图案的技术影响。然而，因为需要极高价格的设备来形 成精细图案，所以2D半导体器件的集成密度持续增大但仍然受到限制。

已经开发了三维(3D)半导体器件来克服上述限制。然而，当与2D半 导体器件相比时，3D半导体器件的每位成本可能是昂贵的，因而可能期望 开发能够减小每位成本的工艺技术。

发明内容

发明构思的示例实施方式可以提供具有提高的可靠性的半导体器件及 制造其的方法。

在一些示例实施方式中，一种半导体器件可以包括：在衬底上垂直地一 个堆叠在另一个上的字线；在字线之间的绝缘图案，绝缘图案的每个包括在 字线之间的第一部分以及从第一部分延伸的第二部分，第一部分的第一厚度 小于第二部分的第二厚度；连接到衬底的垂直柱，垂直柱穿透字线和绝缘图 案；以及剩余牺牲图案，其分别在字线的侧面处在衬底上使得绝缘图案的第 二部分在剩余牺牲图案之间。

在一些示例实施方式中，一种半导体器件可以包括：包含单元阵列区域 和虚设区域的衬底、在衬底上的第一堆叠结构、在衬底上的第二堆叠结构、 以及连接到衬底的第一垂直柱和第二垂直柱。第一堆叠结构包括在单元阵列 区域上垂直地一个堆叠在另一个上的第一字线、以及在第一字线之间的第一 绝缘图案。第二堆叠结构包括在虚设区域上垂直地一个堆叠在另一个上的第 二字线、在第二字线之间的第二绝缘图案、以及分别在第二字线的侧面处的 剩余牺牲图案。第一垂直柱穿透第一堆叠结构。第二垂直柱穿透第二堆叠结构。第二绝缘图案的每个可以包括在第二字线之间的第一部分、以及从第一 部分延伸并在剩余牺牲图案之间的第二部分。第一部分的第一厚度可以小于 第二部分的第二厚度。

在一些示例实施方式中，一种制造半导体器件的方法可以包括：通过在 衬底上交替地和重复地堆叠牺牲层和绝缘层而形成薄层结构；形成穿透薄层 结构并暴露衬底的垂直孔；沿着垂直孔的侧壁顺序地形成垂直绝缘图案和半 导体图案；图案化薄层结构以形成与垂直孔间隔开并暴露衬底的隔离沟槽； 通过去除经由隔离沟槽暴露的牺牲层而形成栅极区域；通过去除垂直绝缘图 案的经由栅极区域暴露的部分和绝缘层的经由栅极区域暴露的部分而形成 具有比栅极区域的垂直高度更大的垂直高度的扩大栅极区域；以及在扩大栅 极区域中形成栅电极。绝缘层的第一厚度可以大于牺牲层的第二厚度。

根据一些示例实施方式，一种半导体器件包括：包含单元阵列区域的衬 底、在衬底上交替地一个堆叠在另一个上的多条字线和多个绝缘图案、多个 垂直柱、多个电荷存储层、多个第一阻挡绝缘层和多个第二阻挡绝缘层、以 及多个保护图案。所述多个绝缘图案当中的两个相邻绝缘图案之间的垂直距 离大于所述两个相邻绝缘图案的每个的厚度。所述多条字线和所述多个绝缘 图案限定在单元阵列区域之上彼此间隔开的多个垂直孔。所述多个垂直柱在 所述多个垂直孔中。所述多个电荷存储层在所述多个垂直孔中并围绕所述多 个垂直柱。所述多个第一阻挡绝缘层在所述多条字线与所述多个电荷存储层 之间。所述多个第二阻挡绝缘层在所述多个第一阻挡绝缘层与所述多条字线 之间。所述多个保护图案在所述多个电荷存储层与所述多个绝缘图案之间， 使得所述多个保护图案和所述多个第一阻挡绝缘层交替地一个堆叠在另一 个上。

附图说明