[发明专利]一种半导体器件及其制作方法

说明书

本发明提供一种半导体器件及其制作方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成多个鳍片；在所述鳍片之间的间隙内形成隔离结构，所述隔离结构的顶面低于所述鳍片的顶面，以露出所述鳍片的一部分；对露出的所述鳍片的侧壁执行第一离子注入；蚀刻去除部分露出的所述鳍片的侧壁，以减小所述鳍片的露出部分的宽度；对露出的所述鳍片执行第二离子注入，以在所述鳍片内形成缓冲扩散层。根据本发明提供的半导体器件的制作方法，通过对鳍片的侧壁执行第一离子注入后蚀刻去除部分露出的所述鳍片的侧壁以减小其宽度，然后对露出的所述鳍片执行第二离子注入以在所述鳍片内形成缓冲扩散层，从而克服短沟道效应、避免结泄露，提高了半导体器件的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。

背景技术

随着半导体技术的发展，集成电路尤其是超大规模集成电路中的主要器件金属-氧化物-半导体场效应晶体管(MOSFET)的几何尺寸一直在不断缩小，半导体器件的特征尺寸已经缩小到纳米级别。半导体器件在这种特征尺寸下，传统平面制作半导体器件的方法无法适用了。于是人们提出了各种新型的半导体器件结构，其中鳍式场效应晶体管(FinFET)是用于22nm及以下工艺节点的先进半导体器件结构，相对于现有的平面晶体管，FinFET在沟道控制以及降低短沟道效应等方面具有更加优越的性能。

然而随着鳍式场效应晶体管(FinFET)的关键尺寸缩小至7nm～14nm工艺节点，短沟道效应(SCE)越来越严重，利用掺杂工艺对短沟道效应的控制也成为其越来越大的挑战。为了克服这个问题，半导体制造过程中尝试各种制造工艺，如超浅结、突变结、预非晶化注入(PAI)、应力技术等用于优化LDD和halo掺杂轮廓以改善器件性能，但是在性能和短沟道效应之间取得平衡越来越成为一个大问题，同时，这些方法都不能完全消除短沟道效应。此外，对于FinFET器件，为了更好地克服短沟道效应，各个鳍片之间采用隔离结构分离，以提高鳍片之间以及鳍片与衬底之间的隔离，虽然这可以进一步克服短沟道效应，但是由于鳍片的掺杂浓度高于衬底，并且为了便于后续形成接触，鳍片源漏极会选择外延工艺以生长形成较大的接触面积的源漏极，这样由于鳍片下方对应的衬底区域掺杂浓度低，容易造成从上到下的扩散，导致了结泄露问题。

因此，有必要提出一种新的半导体器件的制作方法，以解决上述存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种半导体器件的制作方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底上形成多个鳍片；

在所述鳍片之间的间隙内形成隔离结构，所述隔离结构的顶面低于所述鳍片的顶面，以露出所述鳍片的一部分；

对露出的所述鳍片的侧壁执行第一离子注入；

蚀刻去除部分露出的所述鳍片的侧壁，以减小所述鳍片的露出部分的宽度；

对露出的所述鳍片执行第二离子注入，以在所述鳍片内形成缓冲扩散层。

进一步，在所述半导体衬底上形成多个鳍片的步骤包括：

在所述半导体衬底上形成具有鳍片图案的硬掩膜层；

以所述硬掩膜层为掩膜蚀刻去除部分所述半导体衬底，以形成多个鳍片。

进一步，在所述鳍片之间的间隙内形成所述隔离结构的步骤包括：

沉积隔离材料层，以完全填充所述鳍片之间的间隙；

回刻蚀所述隔离材料层，以形成隔离结构。