[发明专利]电容器阵列及其形成方法、半导体器件在审
申请号: | 201710909010.0 | 申请日: | 2017-09-29 |
公开(公告)号: | CN107731794A | 公开(公告)日: | 2018-02-23 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64;H01L27/108 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电容器 阵列 及其 形成 方法 半导体器件 | ||
技术领域
本发明涉及半导体技术领域,特别涉及一种电容器阵列及其形成方法和一种半导体器件。
背景技术
随着半导体技术的不断发展,对半导体集成电路中电容器的性能要求也越来越高,例如,希望在有限的面积内所形成的电容器可以具备更大的电容。一种解决方案为,通过增加电容器中的下电极的高度,以增大下电极和电容介质层之间的接触面积,从而使所形成的电容器具有较大的电容。
然而,随着下电极高度的增加,使得下电极的高宽比也相应的增大,进而极易导致下电极弯曲变形或倒塌的问题。为此,可在所述下电极的侧壁上形成支撑层,以对所述下电极进行支撑,从而避免下电极发生弯曲变形或倒塌的问题。
其中,支撑层可形成在下电极的侧壁靠近中间区域的位置上。具体的,下电极和支撑层的形成方法通常包括:
首先参考图1A所示,提供一衬底100,所述衬底100上定义有一用于形成电容器的器件区100A和位于器件区100A外围的外围区100B;
继续参考图1A所示,依次形成一第一牺牲层111、一第一支撑材料层 121和一第二牺牲层112在所述衬底100上;
接着参考图1B所示,形成一贯穿所述第二牺牲层112、第一支撑材料层121和第一牺牲层111的通孔在所述器件区100A中,并形成一下电极 140在所述通孔的底部和侧壁上;
接着参考图1C所示,去除所述第二牺牲层112;然而,由于第一支撑材料层121中位于器件区100A外围的部分的面积较大,进而使得该部分也相应的具有更多的薄膜缺陷。在去除所述第二牺牲层112的过程中,所述薄膜缺陷可进一步形成破洞121a,如此一来,刻蚀剂即可进入到第一支撑材料层121下方,并刻蚀第一牺牲层110。
因此,传统的支撑层的制备过程中,由于部分第一牺牲层111会被提前刻蚀掉,导致第一支撑材料层产生片状掀起,进而使最终所形成的支撑层的形貌异常,甚至导致部分支撑层脱落的问题,尤其是位于器件区100A 边界处常常无法形成完整的支撑层。
发明内容
本发明的目的在于提供一种电容器阵列的形成方法,以解决现有的形成方法中,容易导致所形成的支撑层的形貌异常的问题。
为解决上述技术问题,本发明提供一种电容器阵列的形成方法,包括:
提供一衬底,所述衬底上具有一用于形成电容器的器件区和一位于所述器件区外围的外围区,在所述衬底上形成有一第一牺牲层和一第一支撑材料层;
嵌入一保护层于所述第一牺牲层对应所述外围区沿着所述器件区的区域中,所述保护层分隔所述第一牺牲层为一在所述外围区上的外围部和一在所述器件区上的内围部;
形成一第二牺牲层在所述第一支撑材料层上;
形成多个通孔在所述器件区上,所述通孔贯穿所述第二牺牲层、所述第一支撑材料层和所述第一牺牲层;
形成一下电极在所述通孔中,所述下电极覆盖所述通孔的底部和侧壁,以构成多个筒状结构;
去除所述第二牺牲层,以暴露出所述下电极在所述第一支撑材料层上的表面,在去除所述第二牺牲层的过程中,藉由所述保护层的隔离,所述第一牺牲层的所述内围部为完整地连接所述下电极的多个所述筒状结构;
刻蚀所述第一支撑材料层,以形成为一对应遮盖所述器件区的第一支撑层,所述第一支撑层連接所述下电极的多个所述筒状结构,且所述第一支撑层延伸至所述器件区的边界;
去除所述第一牺牲层;以及,
依次形成一电容介质层和一上电极在所述下电极的内外表面上,由所述上电极、所述电容介质层和所述下电极构成电容。
可选的,在形成所述第二牺牲层之后,还包括:
形成一第二支撑材料层在所述第二牺牲层上,其中,在形成所述通孔的步骤中,所述通孔更贯穿所述第二支撑材料层。
可选的,在形成所述下电极之后,以及去除所述第二牺牲层之前,还包括形成一第三支撑层在所述第二支撑材料层上,所述第三支撑层的形成步骤包括:
形成一第三支撑材料层在所述第二支撑材料层上,所述第三支撑材料层遮盖所述第二牺牲层和所述下电极的顶部端口,且所述第三支撑材料层不填充在所述下电极的所述筒状结构的筒内部中;
形成一掩膜层在所述衬底上的所述器件区中,所述掩膜层中形成有一开口,所述开口的高度投影区局部重疊所述下电极的所述筒状结构的所述顶部端口;以及,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710909010.0/2.html,转载请声明来源钻瓜专利网。