[发明专利]具有单一底部电极层的存储器装置

说明书

本发明实施例涉及一种具有单一底部电极层的存储器装置。本揭露涉及一种制造存储器装置的方法。所述方法通过在衬底上方形成层间介电ILD层且在所述ILD层上方的介电保护层内形成开口而执行。在所述开口内和所述介电保护层上方形成底部电极层。对所述底部电极层执行化学机械平面化CMP工艺以形成底部电极结构，所述底部电极结构具有平面上表面和从所述底部电极结构的下表面向外突出到所述开口内的凸出部。在所述底部电极结构上方形成存储器元件且在所述存储器元件上方形成顶部电极。

技术领域

本发明实施例涉及一种具有单一底部电极层的存储器装置。

背景技术

许多现代电子装置含有被配置成存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在无电力的情况下存储数据，而易失性存储器不能够。磁阻随机存取存储器(MRAM)和电阻式随机存取存储器(RRAM)归因于相对简单的结构和其与互补式金属氧化物半导体(CMOS)逻辑制造工艺的兼容性而是下一代非易失性存储器技术的有前途候选者。

发明内容

根据本发明一实施例，一种用于形成存储器装置的方法包括：在衬底上方形成层间介电(ILD)层；在所述ILD层上方的介电保护层内形成开口；在所述开口内和所述介电保护层上方形成底部电极层；对所述底部电极层执行化学机械平面化(CMP)工艺以形成底部电极结构，所述底部电极结构具有平面上表面和从所述底部电极结构的下表面向外突出到所述开口内的凸出部；在所述底部电极结构上方形成存储器元件；和在所述存储器元件上方形成顶部电极。

根据本发明一实施例，一种用于制造集成芯片的方法包括：在衬底上方的层间介电(ILD)层内形成多个金属层；在所述ILD层上方形成介电保护层，其中所述介电保护层具有上覆所述多个金属层中的一个金属层的开口；在所述介电保护层和所述开口上方形成保形钝化层；在所述保形钝化层上方和所述开口内沉积底部电极层；对所述底部电极层执行化学机械平面化(CMP)工艺以形成具有大体上平面的上表面的经平面化底部电极层，其中所述经平面化底部电极层具有底部电极通路(BEVA)区和底部电极区；在所述经平面化底部电极层上方形成电阻切换元件且在所述电阻切换元件上方形成顶部电极；和在所述电阻切换元件和所述顶部电极上方形成介电间隔层，其中所述介电间隔层具有间隔层侧壁。

根据本发明一实施例，一种集成电路包括：介电保护层，其经放置于ILD层上方，其中所述介电保护层具有上覆被所述ILD层围绕的金属层的开口；钝化层，其经放置于所述介电保护层上方和所述开口内；底部电极结构，其经放置于所述钝化层上方，其中所述底部电极结构包含底部电极通路(BEVA)区和底部电极区，其中所述底部电极区的高度从所述钝化层的上表面延伸到所述底部电极结构的顶部表面；和电阻切换元件，其经布置于所述底部电极结构上方；和顶部电极，其经布置于所述电阻切换元件上方。

附图说明

当结合附图阅读时，从以下实施方式最佳理解本揭露的方面。应注意，根据行业中的标准实践，各种装置未按比例绘制。事实上，为清楚论述，各个装置的尺寸可任意增大或减小。

图1绘示存储器装置的一些实施例的剖面图，所述存储器装置具有包括底部电极区和底部电极通路区的单一底部电极结构。

图2A绘示存储器装置的一些替代性实施例的剖面图，所述存储器装置具有包括底部电极区和底部电极通路区的单一底部电极结构。

图2B绘示存储器装置的一些其它实施例的剖面图，所述存储器装置具有单一底部电极结构。

图3A到3B绘示存储器装置的一些额外实施例的剖面图，所述存储器装置具有单一底部电极结构。

图4绘示集成电路(IC)的一些实施例的剖面图，所述集成电路具有存储器区和外围逻辑区。

图5到14绘示展示制造存储器装置的方法的一些实施例的剖面图，所述存储器装置具有包括底部电极区和底部电极通路区的单一底部电极结构。