[发明专利]接收差分信号的半导体装置和存储器控制器

说明书

提供一种接收差分信号的半导体装置和存储器控制器。所述半导体装置包括：差分信号相位检测器，接收包括第一信号和第二信号的差分信号，检测所述差分信号的相位，并产生模式控制信号；接收器，接收所述差分信号和参考电压，并根据模式控制信号，在差分模式下执行使用所述差分信号的处理操作，或在单模式下执行使用第一信号和参考电压的处理操作。所述半导体装置可以是存储器控制器。数据传送可在单模式下被禁用，以防止由于噪声导致的错误的数据识别。

本申请要求于2016年9月13日提交到韩国知识产权局的第10-2016-0118063号韩国专利申请和于2016年12月30日提交到韩国知识产权局的第10-2016-0184356号韩国专利申请的权益，所述韩国专利申请的公开通过引用完整包含于此。

技术领域

本公开总体涉及一种半导体装置，更具体地，涉及一种半导体装置和接收差分信号的存储器控制器以及操作该存储器控制器的方法。

背景技术

半导体装置可接收并处理用于半导体装置的内部操作的差分信号。差分数据选通信号可用作用于在高速存储器操作中的数据接收的一类差分信号，以保证存储器操作的质量。可从该选通信号得到对噪声有鲁棒性的时钟信号。差分数据选通信号中的一对周期变化的信号之间通常具有180度的相位差，因此所述信号中的一个的上升沿与另一个的下降沿一致。这两个信号之间在上升沿和下降沿的交汇点通常被检测以得到时钟信号。数据可与选通信号同步地从存储器输出。

然而，由于各种原因，差分数据选通信号中的180度的相位差可能不被保持。例如，系统可被设计为在空闲期之间散布的短脉冲中发送数据，接收器终端可在空闲期期间断开连接以节省电力。当从空闲期变换到数据传送期时，该终端状态应在数据传送期前被恢复，但在这样的变换期间可能识别到虚假数据。例如，当使用“VSSQ-TERM”的伪开放漏极(POD)或片内终结器(ODT)被用在半导体装置中以控制存储器操作时，差分数据选通信号中的一对信号可具有相同的相位，这导致从该差分数据选通信号产生的用于锁存数据的时钟信号的不确定性的增加。为了解决虚假数据识别的问题，已提出使用时钟信号的门控以使数据信号的采样被选择性地去激活(deactivate)以及“门训练处理”的数据质量服务(DQS)清理。然而，在高速存储器接口中每个高频的时钟周期应保证精度。在保持必要精度的同时结合这样的门训练已被证明是困难的。此外，在针对门训练提供额外的电路的情况下，半导体装置的尺寸不合期望地增加。

发明内容

本发明构思提供一种半导体装置和用于防止由门训练导致的性能劣化的存储器控制器以及操作该存储器控制器的方法。

根据本发明构思的一个方面，一种半导体装置可包括：差分信号相位检测器，接收包括第一信号和第二信号的差分信号，检测所述差分信号的相位，并产生模式控制信号。接收器可接收所述差分信号。基于模式控制信号，接收器可在差分模式下执行使用所述差分信号的处理操作，或在单模式下执行使用第一信号和参考电压的处理操作。

根据本发明构思的另一方面，一种从存储器装置接收与传送数据关联的差分数据选通信号的存储器控制器。所述存储器控制器可包括：差分信号相位检测器，根据检测差分数据选通信号是否保持差分状态的结果来产生模式控制信号。接收器可接收差分数据选通信号和参考电压，并在模式控制信号具有第一逻辑状态的单模式下基于差分数据选通信号和参考电压在足以在单模式期间禁用数据的传送的一个或多个级别产生锁存控制信号，并在模式控制信号具有第二逻辑状态的差分模式下在足以在差分模式期间使数据能够传送的时变级别产生锁存控制信号。

根据本发明构思的另一方面，提供一种操作存储器控制器的方法。所述方法包括：接收用于接收数据的差分数据选通信号；检测差分数据选通信号的相位；根据检测相位的结果，将主接收器的操作模式改变为单模式或差分模式，其中，主接收器使用差分数据选通信号产生用于锁存数据的锁存控制信号。

附图说明

通过以下结合附图的详细描述，本发明构思的实施例将被更加清楚地理解，其中：