[发明专利]一种包覆金的金合金复合键合丝及其制造方法

说明书

技术领域

本发明涉及IC、LED封装用的键合丝，具体涉及一种包覆金的金合金复合键合丝及其制造方法。

背景技术

键合丝（bonding wire，又称键合线）是连接芯片与外部封装基板（substrate）和/或多层线路板（PCB）的主要连接方式。键合丝的发展趋势，从产品方向上，主要是线径细微化、高车间寿命（floor life）以及高线轴长度；从化学成分上，主要有铜线（包括裸铜线、镀钯铜线、闪金镀钯铜线）在半导体领域大幅度取代金线，而银线和银合金线在LED以及部分IC封装应用上取代金线。另外一个重要方向是金合金线的发展，以进一步降低成本并且保持或提高键合过程的各项性能要求。

由于电子产品小型化和细薄化的发展要求，半导体行业通过芯片厚度减薄(Wafer thinning)、封装采用芯片堆栈(Die stacking)、倒装芯片(flip chip)、晶圆级封装（wafer level packaging）、2.5D和3D封装等方法来应对，然而传统的键合封装（wire bonding）仍然是主流封装形式。

传统的由纯金材质制成的金键合丝，其具备优异的化学稳定性和导电导热性能，因而被广泛用作IC内引线。但随着国际金价的不断上涨， 金键合丝的价格也一路攀升，导致终端产品的成本过高，不利于企业提高竞争力。除此之外，金键合丝的抗拉强度较低（例如直径20微米的金键合丝，在焊接后，其最高抗拉强度不足5克力），延伸率不容易控制。以上两方面因素成为阻碍金键合丝应用与发展的瓶颈。

为降低成本，不断涌现出各种键合丝，如银合金丝、金合金丝以及镀金银合金键合丝等等，其价格相对较低，也能满足不同客户的不同需求；但对于高端的LED，对产品的接合性及信赖性要求较高，常规的银合金以及镀金银合金丝因银的氧化，会出现键合氧化、银离子电位迁移、焊点共晶不好等缺陷，在可靠性方面也达不到客户的要求。

发明内容

本发明所要解决的技术问题是提供一种包覆金的金合金复合键合丝以及这种金合金复合键合丝的制造方法，这种金合金复合键合丝具有优异的抗氧化性能和抗硫化性能，抗拉强度高，焊点接合性好，且能降低成本。采用的技术方案如下：

一种包覆金的金合金复合键合丝，其特征在于包括芯线和包覆在芯线外面的包覆层；所述芯线按重量计含有Pd 0.2-5%，Ag 25-49%，微量添加元素2-200 ppm，余量为金；所述微量添加元素是Ca、In、Co、Be、Ga、Mg、Ce、Ni、Pt、Cu和Al中的一种或其中两种以上的组合；所述包覆层是纯度为99%以上的金层，包覆层的厚度为20-200nm。

本发明通过芯线的元素控制，提升线材的抗拉强度；同时在芯线的表面包覆纯金，能改善金合金焊点结合性的问题，也提升线材的抗氧化能力和抗硫化能力，从而获得焊点接合性好、抗氧化抗硫化能力强、抗拉强度高的金合金复合键合丝。相对于纯金键合丝而言，本发明的金合金复合键合丝用于IC、LED 封装中，能降低成本并改善纯金线抗拉强度不足的问题，而其他性能均能达到纯金键合丝的性能要求。

本发明的金合金复合键合丝中，芯线中除了金之外，还有含有25-49%的银，银和金能充分固溶，起到固溶强化的作用，提高线材的抗拉强度，但由于银本身容易氧化和硫化，会导致线材在作业性方面和信赖性方面都存在不足，因此在此基础上加入含量0.2-5%的钯（Pd），能有效地改善线材的抗氧化和抗硫化性能，并改善封装产品在热冲击试验中的可靠性。适量的微量添加元素用以改进线材的机械性能，其中Ca、In、Ga、Mg、Ce、Ni能有效提升金合金的焊线作业性，能增强线材与芯片及基板的粘附性能，提升信赖性能；Co、Be、Pt、Cu、Al等能提高金合金线材的再结晶温度，提升线材在高温环境下的耐疲劳性，有效降低颈部断线的几率。更重要的是，在芯线表面包覆金层，可有效发挥金的特性，进一步起到抗氧化和抗硫化作用；而且，由于线材表面包覆有金层，可有效提升线材与芯片及基板的接合能力，有效提升可靠性。

上述包覆层成分通常是纯度为99%（2N）-99.99%（4N）的金。