[发明专利]一种3D NAND存储器件的平坦化方法

说明书

本申请实施例提供了一种3D NAND存储器件的平坦化方法。该平坦化方法在衬底表面上沉积的第一氧化硅膜的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的高度。如此，周边电路区和存储堆叠区的高度一致，如此，两者可以通过一道光刻曝光刻蚀工艺进行刻蚀，因此，相较于现有技术，本申请提供的平坦化方法节省了一道光刻曝光刻蚀工艺，降低了成本。此外，该方法能够更容易地实现周边电路区和存储堆叠区的高度一致。另外，在本申请实施例提供的平坦化方法中，在周边电路区刻蚀过程中，存在氮化硅停止层，因而不会造成氧化硅膜刻蚀尖角，因而也就不会在刻蚀后的周边电路区出现一圈凹陷结构的现象。

技术领域

本申请涉及半导体器件制造技术领域，尤其涉及一种3D NAND存储器件的平坦化方法。

背景技术

3D NAND FLASH作为一种新兴的闪存类型，通过将存储单元在垂直方向上的堆叠有效地解决了平面存储器受制于工艺水平限制的问题。然而随着堆叠层数的增加，作为金属层内介质层和堆叠层的厚度也随之增加，台阶形成后的晶片平坦化变的困难，严重制约后续工艺的进行。

现有的3D NAND存储器件的平坦化方法流程如下：先在周边电路栅极110形成后沉积氧化硅膜120，再把存储区氧化硅膜120刻蚀到衬底100，再进行存储层堆叠，形成堆叠结构130，接着台阶刻蚀，层间氧化硅膜140填充，形成如图1所示的剖面结构，然后周边电路光刻曝光刻蚀，沉积薄的氮化硅膜150，再进行存储区光刻曝光刻蚀到堆叠氮化硅停止层，形成如图2所示的剖面结构，最后化学机械研磨去除晶片尖角部位实现平坦化，形成如图3所示的剖面结构。

现有的3D NAND存储器件的平坦化方法存在如下缺陷：

第一：周边电路区和存储区分别进行光刻曝光刻蚀，因此，需要两次光刻曝光和两次刻蚀工艺，平坦化成本较高。

第二：周边电路氧化硅膜厚度在同一张晶片不同位置，以及不同晶片间存在较大差异，使得周边电路刻蚀量很难掌控。这导致了晶片在化学机械研磨时周边电路区和存储区存在不同程度的高度差。

第三：周边电路刻蚀过程中由于没有氮化硅停止层，容易造成氧化硅膜刻蚀尖角，该刻蚀尖角如图2中的圆圈区域所示的结构，造成周边电路区会有一圈凹陷结构的现象，凹陷结构如图3中的圆圈区域所示的结构。

发明内容

有鉴于此，本申请实施例提供了一种3D NAND存储器件的平坦化方法，以降低工艺成本，方便控制周边电路和存储区的高度以及消除周边电路区的刻蚀尖角。

为了达到上述发明目的，本申请采用了如下技术方案：

一种3D NAND存储器件的平坦化方法，包括：

提供衬底，所述衬底上形成有3D NAND存储器件的周边电路；

在衬底表面上沉积第一氧化硅膜和氮化硅膜，所述第一氧化硅膜的厚度等于3DNAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度；

刻蚀去除位于衬底预设区域上的氮化硅膜和第一氧化硅膜，直至刻蚀到衬底；

在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构，并刻蚀所述堆叠结构以形成台阶结构区和存储堆叠区；

在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第二氧化硅膜；所述第二氧化硅膜的厚度不小于所述台阶结构区的垂直高度；

在周边电路区和所述存储堆叠区同时进行光刻曝光刻蚀工艺，使周边电路区刻蚀停止在所述氮化硅膜，存储堆叠区刻蚀停止在堆叠结构最顶层的氮化硅层；所述周边电路区为所述周边电路上方的区域；

采用化学机械研磨工艺平坦化周边电路区、台阶区以及存储堆叠区。

可选地，在衬底表面上沉积第一氧化硅膜，具体包括：