[发明专利]一种3D NAND存储器件的平坦化方法有效

专利信息
申请号: 201710773910.7 申请日: 2017-08-31
公开(公告)号: CN107564916B 公开(公告)日: 2019-03-12
发明(设计)人: 张帜;华文宇;夏志良;骆中伟;李思晢 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/11582 分类号: H01L27/11582;H01L27/11573;H01L27/11556;H01L27/11531
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 赵秀芹;王宝筠
地址: 430074 湖北省武汉市东湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 dnand 存储 器件 平坦 方法
【权利要求书】:

1.一种3D NAND存储器件的平坦化方法,其特征在于,包括:

提供衬底,所述衬底上形成有3D NAND存储器件的周边电路;

在衬底表面上沉积第一氧化硅膜和氮化硅膜,所述第一氧化硅膜的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度;

刻蚀去除位于衬底预设区域上的氮化硅膜和第一氧化硅膜,直至刻蚀到衬底;

在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构,并刻蚀所述堆叠结构以形成台阶结构区和存储堆叠区;

在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第二氧化硅膜;所述第二氧化硅膜的厚度不小于所述台阶结构区的垂直高度;

在周边电路区和所述存储堆叠区同时进行光刻曝光刻蚀工艺,使周边电路区刻蚀停止在所述氮化硅膜,存储堆叠区刻蚀停止在堆叠结构最顶层的氮化硅层;所述周边电路区为所述周边电路上方的区域;

采用化学机械研磨工艺平坦化周边电路区、台阶区以及存储堆叠区。

2.根据权利要求1所述的平坦化方法,其特征在于,在衬底表面上沉积第一氧化硅膜,具体包括:

在衬底表面上沉积第一厚度的高密度等离子体氧化硅膜;

采用TEOS水解方法在所述高密度等离子体氧化硅膜上方沉积第二厚度的TEOS氧化硅膜;所述第一厚度和所述第二厚度之和等于所述氮化硅和氧化硅交替的堆叠结构的高度。

3.根据权利要求2所述的平坦化方法,其特征在于,所述第一厚度的高密度等离子体氧化硅膜能够填满周边电路。

4.根据权利要求3所述的平坦化方法,其特征在于,所述第一厚度大于所述周边电路中的栅极高度。

5.根据权利要求1所述的平坦化方法,其特征在于,所述氮化硅膜的厚度在700~1200埃米之间。

6.根据权利要求1所述的平坦化方法,其特征在于,所述在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第二氧化硅膜,具体包括:

在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第三厚度的高密度等离子体氧化硅膜;

采用TEOS水解方法在所述高密度等离子体氧化硅膜上方沉积第四厚度的TEOS氧化硅膜;所述第三厚度和所述第四厚度之和不小于所述台阶结构区的垂直高度。

7.根据权利要求6所述的平坦化方法,其特征在于,所述第三厚度的高密度等离子体氧化硅膜能够填满所述台阶结构区内的台阶。

8.根据权利要求7所述的平坦化方法,其特征在于,所述第三厚度大于所述台阶结构区的一层台阶的台阶高度。

9.根据权利要求1-8任一项所述的平坦化方法,其特征在于,所述在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构,具体包括:

采用原子层沉积方法或化学气相沉积方法在所述衬底预设区域上交替沉积氮化硅和氧化硅,以形成氮化硅和氧化硅交替的堆叠结构。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710773910.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top