[发明专利]一种用于3DNAND存储器的金属栅层结构及其形成方法

说明书

技术领域

本申请涉及存储器技术领域，尤其涉及一种用于3D NANAD存储器的金 属栅层结构及其形成方法。

背景技术

3D NAND闪存的垂直存储结构由多层介质薄膜堆叠形成，目前已公开的 3D NAND制造工艺中，存储核心区首先堆叠沉积多层介质薄膜，然后经过一 系列介质膜沉积、刻蚀等工艺，最终形成垂直金属连线与存储单元层连通。主 要的工艺流程包括以下步骤：1：氧化硅11/氮化硅12交替堆叠沉积；2：干法 刻蚀集成工艺，形成阶梯形貌，阶梯台面为氧化硅层11；3：氧化硅13沉积， 覆盖填充阶梯形貌区；4：氮化硅层12移除，金属介质填充，形成金属栅层 14；5：竖直向下刻蚀氧化硅13，形成与金属栅层14连通的垂直通孔15；6： 垂直通孔15填充金属介质，形成垂直金属连线16。上述步骤分别对应的结构 剖面示意图如图1A至图1F所示。

现有的3D NAND制造工艺中随存储单元堆叠层数增加，相应的金属栅层 也同样增多。故相较于存储核心顶部区域的金属栅层，位于底部区域的金属栅 层与存储核心表面距离更大。而垂直金属连线通道是在同一介质中干法刻蚀形 成，不同通道孔的刻蚀速率基本相同。

因此，当通道孔刻蚀到达底部金属栅层时，顶部的金属栅层(例如金属钨) 必然受到过刻蚀，且金属栅层可能被刻蚀穿孔到达下一金属栅层，对应的局部 结构示意图如图2所示，后续通道的金属填充则造成相邻金属栅层14导通， 直接影响相应的存储器件功能。通常为了避免顶部金属栅层被过刻蚀，分段刻 蚀不同区域金属栅层对应的垂直通孔、如图3A所示，先刻蚀连接顶部区域的 金属栅层14的垂直通孔15，如图3B所示，再刻蚀连接底部区域的金属栅层 14的垂直通孔15，这种方法需进行多道光刻、刻蚀工艺，成本较高。存储单 元堆叠越多，需进行的光刻、刻蚀工艺更多。

发明内容

有鉴于此，本申请提供了一种用于3D NANAD存储器的金属栅层结构及 其形成方法。

为了解决上述技术问题，本申请采用了如下技术方案：

一种用于3D NAND存储器的金属栅层结构的形成方法，包括：

提供衬底；

在所述衬底上沉积氧化硅/氮化硅层交替堆叠结构；

刻蚀所述氧化硅/氮化硅层交替堆叠结构，以形成氮化硅/氧化硅阶梯结构， 其中，刻蚀截止面停留在氮化硅层；

在所述氮化硅/氧化硅阶梯结构的台阶面上形成衬垫氮化硅层，使得台阶 面处的整个氮化硅层的厚度大于位于非台阶面处的氮化硅层的厚度；

去除位于所述氮化硅/氧化硅阶梯结构侧壁上的氮化硅层，直至露出氧化 硅层侧壁；

在所述氮化硅/氧化硅阶梯结构表面上沉积氧化硅，所述氧化硅填充阶梯 间隙，并完全覆盖阶梯结构；

去除所述堆叠结构中的氮化硅层和所述衬垫氮化硅层，并填充金属介质， 从而形成金属栅层。

可选地，所述形成金属栅层之后，还包括：

刻蚀位于台阶面正上方的至少部分氧化硅，直至露出每个台阶面处的至少 部分金属栅层，从而形成多个垂直通孔；

向每个所述垂直通孔内填充金属介质，从而形成分别与每层台阶面的金属 栅层连接的垂直金属连线。

可选地，相邻两层氮化硅层中，下一层台阶面处的衬垫氮化硅层的上表面 不超过其上层氮化硅层的下表面。

可选地，所述在所述氮化硅/氧化硅阶梯结构表面上沉积氮化硅层之后， 所述去除位于所述氮化硅/氧化硅阶梯结构侧壁上的氮化硅层之前，还包括：

对位于台阶面水平面上的氮化硅层进行等离子体处理。

可选地，所述在所述氮化硅/氧化硅阶梯结构表面上沉积氮化硅层，具体 包括：

采用原子层沉积方法在所述氮化硅/氧化硅阶梯结构表面上沉积氮化硅。

可选地，所述去除位于所述氮化硅/氧化硅阶梯结构侧壁上的氮化硅层， 具体包括：

采用湿法刻蚀工艺去除位于所述氮化硅/氧化硅阶梯结构侧壁上的氮化硅 层。

一种用于3D NANAD存储器的金属栅层结构，包括：

多层呈阶梯结构结构的金属栅层，不同金属栅层之间由氧化硅层绝缘隔 开，其中，位于台阶面处的金属栅层的厚度大于位于非台阶面处的金属栅层的 厚度。

可选地，相邻两层氮化硅层中，下一层台阶面处的衬垫氮化硅层的上表面 不超过其上层氮化硅层的下表面。

可选地，所述金属栅层结构还包括：

位于每个台阶面正上方的用于连接每层金属栅层的垂直金属连线。

相较于现有技术，本申请具有以下有益效果：