[发明专利]一种生成PIP电容的工艺方法及PIP电容

说明书

技术领域

本发明涉及半导体元器件工艺领域，尤其是一种生成PIP电容的工艺方法，以及所生成的PIP电容结构。

背景技术

PIP电容是集成电路芯片中常用的无源器件，现有实践或在先技术中，PIP电容是集成电路中常用的无源器件，常用于射频和模拟电路中噪声发射与频率调制的器件。PIP电容具有由多晶硅形成的下电极和上电极，上下电极之间介电质由氮化硅或氧化硅构成。在器件需要大电容的情况下，通常通过增加上下极板的面积来实现，参见附图1-5，简单步骤及流程如下：

(1)Si衬底1表面生长多晶硅层P2；

(2)通过光阻定义并使用干法蚀刻多晶硅层P2，保留的多晶硅层P2作为电容下极板区域；

(3)炉管生长氧化硅加氮化硅层3，作为介电质层；

(4)然后生长第二层多晶硅层P1和硅钨化合物；

(5)干法蚀刻，去除多余部分，保留的第二层多晶硅层P1作为电容上极板部分。

但是，现有工艺中，如果需要增大电容容量，往往采用加大上下极板面积和减薄介电质层的厚度，由于介电质层的在一定厚度下，均匀性变差，所以一般采用增加极板面积的方法。增加极板面积，会显著地增加集成电路的面积从而制约了半导体器件的小型化。因此提升PIP电容单位面积的电容容量的问题变得迫在眉睫。因此，发明一种新的生成PIP电容的工艺方法解决上述问题很有必要。

发明内容

本发明的目的是为了解决上述现有技术的不足而提供一种生成PIP电容的工艺方法。

为了实现上述目的，本发明所设计的一种生成PIP电容的工艺方法，包括沉积第一层多晶硅，通过光阻定义并蚀刻所述第一层多晶硅形成第一多晶硅层，沉积第二层多晶硅，通过光阻定义并蚀刻所述第二层多晶硅形成若干个彼此独立分立的第二多晶硅层，且第一多晶硅层和若干个第二多晶硅层共同组成电容下极板，然后形成介电质层和第三层多晶硅，形成电容结构。

所述生产工艺具体包括下述步骤：

步骤1：在衬底上沉积第一层多晶硅；

步骤2：通过光阻定义并用干法蚀刻所述第一层多晶硅，形成第一多晶硅层；

步骤3：在第一多晶硅层表面沉积第二层多晶硅；

步骤4：通过光阻定义并用干法蚀刻所述第二层多晶硅，在第一多晶硅层上方形成若干个彼此分立的第二多晶硅层；所述第一多晶硅层和若干个第二多晶硅层共同作为电容下极板区域；

步骤5：在第一多晶硅层和若干个第二多晶硅层表面沉积氧化硅层和氮化硅层形成的电容介电质层；

步骤6：在电容介电质层沉积第三层多晶硅；

步骤7：通过光阻定义并用干法蚀刻所述第三层多晶硅，形成电容上极板区域。

优选的，所述衬底材料为Si。

优选的，所述步骤1中沉积第一层多晶硅厚度为1000A-2000A。

优选的，所述步骤3中沉积第二层多晶硅厚度为300A-500A。

优选的，所述步骤5中沉积氧化硅厚度为50A-100A，沉积氮化硅厚度为100A-200A。

优选的，所述步骤6中沉积第三层多晶硅厚度为1200-2000A。

本发明进而提供了一种PIP电容结构，包括电容下极板区域、电容介电质层、电容上极板区域；其特征在于，所述电容下极板区域包括第一多晶硅层，以及形成于所述第一多晶硅层上方且彼此分立的若干个第二多晶硅层。

优选的，所述第一多晶硅层厚度为1000A-2000A。

优选的，所述第二层多晶硅层厚度为300A-500A。

优选的，所述电容上极板区域为多晶硅层，该多晶硅层的厚度为1200-2000A。

优选的，所述电容介电质层包括氧化硅层和氮化硅层。进一步优选的是，所述氧化硅层厚度为50A-100A，氮化硅层厚度为100A-200A。

本发明的优点在于：通过第二多晶硅层的设置，扩展了上下极板的面积，从而增加了PIP电容的电容量，同时未增加电容元件的整体面积，且可控性和可设计性良好，适用于批量生产。

附图说明

图1-5为本发明现有工艺示意图。

图6为本发明第一层多晶硅沉积图。

图7为本发明第一层多晶硅蚀刻图。

图8为本发明第二层多晶硅沉积图。

图9为本发明第二层多晶硅蚀刻图。

图10为本发明第三层多晶硅沉积图。

图11为本发明第三层多晶硅蚀刻图。

具体实施方式

下面结合实施例对本发明进一步说明。