[发明专利]一种3D NAND闪存的制作方法

说明书

本发明提供了一种3D NAND闪存的制作方法，本发明的制作方法包括以下步骤：提供经过具有外延生长的器件晶圆；提供不具有外延生长的连接晶圆；将器件晶圆与至少一个所述连接晶圆连接为一体。通过制备器件晶圆和连接晶圆两种不同类型的晶圆来实现晶圆之间的堆叠连接，这样就克服了目前制备沟道工艺对于O/N堆叠结构的层数限制；而由于只有器件晶圆需要进行外延生长以及连通硅外延生长和沟道侧壁堆叠结构中多晶硅层的多晶硅沉积步骤，连接晶圆则省去了外延生长和多晶硅沉积的工艺步骤，简化了工艺，提高了效率；通过本发明的工艺，就能够低成本、高效率的突破O/N堆叠结构的层数限制，从而提高3D NAND闪存的整体性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构及其制作方法，特别是一种能提高沟道深度的3D NAND制作方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。

其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。

具体的，请参考图1a-1m，现有技术中3D NAND闪存采用了如下方法：

S1：沉积衬底堆叠结构，参见图1a，具体为，提供衬底1，所述衬底表面形成有多层交错堆叠的层间介质层2及牺牲介质层3，所述牺牲介质层3形成于相邻的层间介质层2之间；所述层间介质层2为氧化物层，所述牺牲介质层3为氮化硅层，从而形成O/N堆叠结构(O/N Stacks)；

S2：刻蚀衬底堆叠结构，参见图1b，具体为，刻蚀所述层间介质层2及牺牲介质层3以形成沟道4，所述沟道4通至所述衬底1并形成一定深度的第一硅槽5；

S3：形成硅外延层，参见图1c，具体为，在所述第一硅槽5处进行硅的外延生长形成硅外延层6(SEG)；

S4：形成沟道侧壁堆叠结构，参见图1d，具体为，在所述沟道4的侧壁及硅外延层6的表面上沉积堆叠结构7，所述堆叠结构为ONOPO(氧化物层7-1-氮化物层7-2-氧化物层7-3-多晶硅层7-4-氧化物层7-5)的堆叠结构；

S5：刻蚀沟道侧壁堆叠结构，参见图1e，具体为，沿所述沟道侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层6并形成一定深度的第二硅槽8；同时去除盖所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构；

S6：沉积多晶硅，参见图1f，在所述沟道侧壁堆叠结构7的侧壁和第二硅槽8的表面沉积多晶硅，以将硅外延层6和漏极(未示出)连通；

S7：填充插塞氧化物，参见图1g，先沉积氧化物层，再进行回刻，随后进行沟道的插塞氧化物9填充；

S8：平坦化插塞氧化物，参见图1h，采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物的表面，并露出最上层的牺牲介质层3；

S9：回刻插塞氧化物，参见图1i，回刻插塞氧化物9以形成多晶硅沉积沟道10；

S10：沉积插塞多晶硅，参见图1j，在多晶硅沉积沟道10中沉积插塞多晶硅11；