[发明专利]集成电路以及其制作方法

说明书

本发明公开一种集成电路以及其制作方法。该集成电路包括第一绝缘层、底板、第一图案化介电层、中板、第二图案化介电层与上板。第一图案化介电层设置于底板上。中板设置于第一图案化介电层上。部分的底板、至少部分的第一图案化介电层与至少部分的中板设置于贯穿第一绝缘层的第一沟槽中。底板、第一图案化介电层与中板构成第一金属‑绝缘层‑金属电容器。第二图案化介电层设置于中板上。上板设置于第二图案化介电层上。中板、第二图案化介电层与上板构成第二金属‑绝缘层‑金属电容器，且底板与上板电连接。

技术领域

本发明涉及一种集成电路以及其制作方法，尤其是涉及一种具有金属-绝缘层-金属(metal-insulator-metal，MIM)电容器的集成电路以及其制作方法。

背景技术

在现代社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍应用于生活中的各个层面，许多电子设备例如个人电脑、移动电话、家电用品等均有集成电路的应用。随着科技的日益精进以及各种新兴电子产品的持续开发，集成电路在设计上也朝向多元化、精密化、小型化等方向发展。

在目前的电子产品中，大多是以各种半导体技术在硅基底上形成电路元件，例如金属氧化物半导体晶体管(metal oxide semiconductor transistor，MOS transistor)、电容器(capacitor)或电阻器(resistor)等。各种电路元件可彼此电连接而形成复杂的电路系统。一般而言，电容结构可由一上电极、一介电层以及一下电极所构成。传统的电容结构是设置在硅基底以上的金属层间介电层(inter-metal dielectric layer，IMD layer)中，且具有「金属-绝缘层-金属(metal-insulator-metal，MIM)」的结构。然而，随着电子产品的功能与效能要求持续增加，集成电路的复杂度与集成度也相对地升高，导致能形成电容结构的空间逐渐缩小，也因此限制了电容值的大小，造成在集成电路设计上的困难。

发明内容

本发明提供了一种集成电路以及其制作方法，在一沟槽中形成具有底板、第一图案化介电层以及中板所构成的第一金属-绝缘层-金属(metal-insulator-metal，MIM)电容器，并于中板上形成第二图案化介电层与上板而构成第二金属-绝缘层-金属电容器，由此达到提升电容值与电容密度的效果。

本发明的一实施例提供一种集成电路，包括一第一绝缘层、一底板、一第一图案化介电层、一中板、一第二图案化介电层以及一上板。一第一沟槽贯穿第一绝缘层。底板部分设置于第一绝缘层上且部分设置于第一沟槽中。第一图案化介电层设置于底板上，且至少部分的第一图案化介电层设置于第一沟槽中。中板设置于第一图案化介电层上，且至少部分的中板设置于第一沟槽中。底板、第一图案化介电层以及中板构成一第一金属-绝缘层-金属电容器。第二图案化介电层设置于中板上。上板设置于第二图案化介电层上。中板、第二图案化介电层以及上板构成一第二金属-绝缘层-金属电容器，且底板与上板电连接。

本发明的一实施例提供一种集成电路的制作方法，包括下列步骤。首先，形成一第一沟槽贯穿一第一绝缘层。形成一底板，底板部分形成于第一绝缘层上且部分形成于第一沟槽中。在底板上形成一第一图案化介电层，且至少部分的第一图案化介电层形成于第一沟槽中。在第一图案化介电层上形成一中板，且至少部分的中板形成于第一沟槽中。底板、第一图案化介电层以及中板形成一第一金属-绝缘层-金属电容器。在中板上形成一第二图案化介电层，且于第二图案化介电层上形成一上板。中板、第二图案化介电层以及上板形成一第二金属-绝缘层-金属电容器，且底板与上板电连接。

附图说明

图1为本发明第一实施例的集成电路的示意图；

图2至图7为本发明第一实施例的集成电路的制作方法示意图，其中

图2为图1之后的状况示意图；

图3为图2之后的状况示意图；