[发明专利]包括电介质层的半导体器件

说明书

相关申请的交叉引用

2016年10月13日在韩国知识产权局提交的题为“包括电介质层的半导体器件”的韩国专利申请No.10-2016-0132750通过引用全部并入本文中。

技术领域

本公开内容涉及一种包括电介质层的半导体器件及其制造方法。

背景技术

为了改进半导体器件的集成度，已经研发了一种NAND闪存器件，其包括沿与衬底的上表面垂直的方向设置的字线以及在穿过所述字线的孔中设置的电介质层和沟道层。

发明内容

根据本公开的一个方面，提供了一种半导体器件。所述半导体器件包括：在衬底上设置的堆叠结构。所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极。半导体层设置在穿透所述层间绝缘层和所述第一栅电极的开口中。第一电介质层插入在所述半导体层和所述堆叠结构之间。下部图案设置为更靠近所述衬底而不是所述第一栅电极。所述下部图案包括面对所述第一电介质层的第一表面和面对所述堆叠结构同时与所述第一表面形成锐角的第二表面。所述第一电介质层包括面对所述堆叠结构的第一部分以及面对所述下部图案的第一表面并且厚度大于所述第一部分的厚度的第二部分。

根据本公开的一个方面，提供了一种半导体器件。所述半导体器件包括：在衬底上设置的堆叠结构。所述堆叠结构包括彼此交替地堆叠的层间绝缘层和字线。设置穿透所述字线和所述层间绝缘层的半导体层。设置第一电介质层，所述第一电介质层包括插入在所述半导体层和所述堆叠结构之间的第一部分以及从所述第一部分弯曲并且厚度比所述第一部分的厚度大的第二部分。设置下部图案，所述下部图案设置为更靠近所述衬底而不是所述字线，同时位于所述衬底上。

根据本公开的一个方面，提供了一种半导体器件。所述半导体器件包括：在衬底上设置的堆叠结构。所述堆叠结构包括彼此交替地堆叠的层间绝缘层和字线。设置穿透所述堆叠结构的孔。将竖直结构设置在所述孔中。所述竖直结构包括设置在所述孔中的半导体层、所述半导体层和所述堆叠结构之间的第一电介质层以及接触所述半导体层的上部区域的焊盘。下部图案设置为更靠近所述衬底而不是所述字线。所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第二部分，所述第二部分的厚度大于所述第一部分的厚度。

根据本公开的一个方面，提供了一种半导体器件。根据本公开的一个方面，提出了一种半导体器件。所述半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿过所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层，所述第一电介质层包括沿所述堆叠结构的侧壁的第一部分和从所述第一部分弯曲并且厚度大于所述第一部分的厚度的第二部分；以及下部图案，在所述开口中并且与所述第一电介质层的第二部分的底部接触。

附图说明

通过参考附图详细描述示例性实施例，特征对于本领域普通技术人员将变得显而易见，在附图中：

图1示出了根据示例实施例的半导体器件的透视图；

图2示出了根据示例实施例的图1的半导体器件的改进示例的部分放大视图；

图3A至图3C和图4示出了用于说明根据示例实施例的半导体器件的改进的图1的部分“C”的部分放大视图；

图5A示出了根据示例实施例的半导体器件的示例的截面图；

图5B示出了根据示例实施例的半导体器件的改进示例的截面图；

图6示出了根据另一示例实施例的半导体器件的透视图；

图7A示出了根据另一示例实施例的半导体器件的示例的截面图；

图7B示出了根据另一示例实施例的半导体器件的改进示例的截面图；

图8示出了根据另一示例实施例的半导体器件的截面图；

图9A示出了根据另一示例实施例的半导体器件的示例的截面图；

图9B示出了根据另一示例实施例的半导体器件的改进示例的截面图；

图10A至图10I示出了制造根据示例实施例的半导体器件的方法中的多个阶段的截面图；

图11A和图11B示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的截面图；

图12A至图12C示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的截面图；

图13示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的截面图；

图14A至图14K示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的视图；以及