[发明专利]改进的静电放电器件及其形成方法

说明书

本发明的实施例提供了一种集成电路器件，包括：生长在衬底上的至少两个外延生长的有源区，有源区放置第一栅极器件和第二栅极器件之间。集成电路器件包括位于两个外延生长的有源区之间且位于在第一栅极器件和第二栅极器件之间的至少一个伪栅极，其中每个有源区在长度上是基本均匀的。在具有第一导电类型的第一阱上方形成第一栅极器件和第二器件，并且在具有第二导电类型的第二阱上方形成伪栅极。本发明的实施例还提供了一种用于形成静电放电(ESD)器件的方法。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及静电放电器件及其形成方法。

背景技术

利用集成电路的电子器件易受静电放电(ESD)的影响。静电放电可以由持有器件或其他来源的人发生。静电放电可以使大量的电流通过对这种高电流敏感的电路，从而损坏电路。为了降低对ESD损坏的易感性，集成电路通常包括使ESD远离敏感电路的ESD器件。

ESD器件的一种类型涉及多个有源区，诸如位于加长的栅极器件之间的源极或漏极区。栅极器件用于晶体管的栅极。晶体管用作开关，当检测到诸如ESD的高电流时启动。启动开关允许ESD通过，以避免流过敏感电路。

在形成ESD器件中涉及的一个问题来自硅化物。当形成晶体管器件时，硅化物材料通常在半导体-金属结处使用，以促进有效的结。这是因为硅化物可相对较好地传导电流。然而，期望硅化物不形成在与栅极相邻的源极或漏极区上。如果在那里形成硅化物层，则流过源极和漏极区的电流将趋于主要穿过硅化物移动，这可能导致损坏，因为由高ESD电流产生的电流密度可能烧掉硅化物和周围的材料。

当通过外延生长工艺形成源漏极区时，产生了涉及形成ESD器件的另一个问题。外延生长工艺涉及在现有晶体上生长半导体晶体。当以这种方式形成源极或漏极区时，区域的长度可以影响外延生长结构的均匀性。如果该结构与其他附近的结构相比太长，则可以形成一组非均匀外延生长的结构。这称为负载效应。因此，期望在没有太多不利的负载效应的情况下，制造ESD器件或利用栅极之间外延生长的有源区的其他器件。

发明内容

根据本发明的一个方面，提供了一种集成电路器件，包括：至少两个外延生长的有源区，生长到衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个所述有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在具有第二导电类型的第二阱上方形成所述伪栅极。

根据本发明的另一方面，提供了一种用于形成静电放电(ESD)器件的方法，所述方法包括：在衬底上形成具有第一导电类型的第一阱；在所述第一阱内形成第二阱，所述第二阱具有第二导电类型；在所述第一阱上方形成第一栅极器件和第二栅极器件；在所述第一栅极器件和所述第二栅极器件之间形成多个有源区，其中，所述多个有源区的每个在长度上是基本均匀的；以及在所述有源区之间的间隔内形成伪栅极，所述伪栅极形成在所述第二阱上方。

根据本发明的又一方面，提供了一种集成电路器件，包括：至少两个外延生长的有源区，设置衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在第二阱和第三阱之间的间隔上方形成所述伪栅极，所述第二阱和所述第三阱具有第二导电类型。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据本文所描述的原理的一个实例示出在栅极之间外延生长的示例性顶视图的图。