[发明专利]在包括FINFET装置的IC产品的隔离区上形成保护层的方法

说明书

本申请涉及在包括FINFET装置的IC产品的隔离区上形成保护层的方法，其中所揭示的一种示例方法包括：除其它以外，在半导体衬底中形成多个沟槽，以定义多个鳍片；形成凹入绝缘材料层，该凹入绝缘材料层包括位于该沟槽中的第一绝缘材料，其中，该多个鳍片各者的一部分暴露于该凹入绝缘材料层的上表面上方；以及掩蔽第一鳍片的第一部分并执行至少一个第一蚀刻制程，以移除未被掩蔽的第二鳍片的至少一部分。在此例子中，该方法还包括形成该FinFET装置的装置隔离区，其包括第二绝缘材料；以及在该装置隔离区上方形成隔离保护层。

技术领域

本揭示通常涉及半导体装置的制造，尤其涉及在包括FinFET装置的集成电路(integrated circuit；IC)产品的隔离区上形成保护层的各种新颖方法。

背景技术

目前，在例如微处理器、储存装置等集成电路中，在有限的芯片面积上设置有大量的电路元件，尤其是晶体管。晶体管具有各种形状及形式，例如，平面晶体管、FinFET晶体管、纳米线装置等。该些晶体管通常为NMOS(NFET)或PMOS(PFET)类型装置，其中，该“N”及“P”标记是基于用以创建该些装置的源/漏区(source/drain regions)的掺杂物的类型。所谓CMOS(Complementary Metal Oxide Semiconductor；互补金属氧化物半导体)技术或产品是指通过使用NMOS及PMOS晶体管装置制造的集成电路产品。不论晶体管装置的物理配置，各装置都包括源漏区以及位于该源/漏区上方及之间的栅极电极结构。在该栅极电极上施加适当的控制电压之后，在该漏区与该源区之间形成导电沟道区。

传统的FET(场效应晶体管)是平面装置，其中，该装置的整个沟道区平行于半导体衬底的平坦上表面并位于其略微下方。与平面FET相比，有所谓的3D装置，例如示例FinFET装置，其为三维结构。图1A显示形成于半导体衬底12上方的示例现有技术FinFET半导体装置10的立体图，其中，装置10的鳍片14由衬底12的材料例如硅制成。装置10包括多个鳍片形成沟槽(fin-formation trenches)13、三个示例鳍片14、栅极结构16、侧间隙壁(sidewallspacer)18以及栅极覆盖层20。绝缘材料17在鳍片14之间提供电性隔离。栅极结构16通常由绝缘材料层(未单独显示)(例如高k绝缘材料层)以及充当装置10的栅极电极的一个或多个导电材料层组成。鳍片14具有三维配置：高度H、宽度W以及轴向长度L。轴向长度L对应该装置的栅极长度(gate length；GL)，也就是装置10操作时在该装置中的电流行进的方向。装置10的栅极宽度(gate width；GW)与该栅极长度(GL)方向正交。由栅极结构16覆盖的鳍片14的部分是FinFET装置10的沟道区。位于间隙壁18的外部的鳍片14的部分将成为装置10的源/漏区的部分。通常，在该源/漏区中的鳍片14的该部分上形成额外的外延半导体材料(未显示)。在所述形成该外延材料之前，在鳍片14中可形成或不形成沟槽。该外延材料可经形成以导致该源/漏区中合并或未合并的外延材料。

FET及FinFET半导体装置两者都具有隔离结构，例如浅沟槽隔离结构，围绕该装置形成于半导体衬底中以将该半导体装置与相邻装置电性隔离。传统上，隔离结构一直是制造半导体装置时形成的第一结构。通过蚀刻用于该些隔离结构的沟槽形成该些隔离结构并接着用想要的绝缘材料例如二氧化硅填充该些沟槽。在形成该些隔离结构以后，执行各种制程操作以制造该半导体装置。若为FinFET装置，则此涉及掩蔽先前形成的隔离结构并在衬底中蚀刻沟槽，其定义鳍片。当FinFET装置已经缩小以符合持续增长的性能及尺寸要求时，鳍片14的宽度变得很小，例如6至12纳米，且鳍片间距显著降低，例如鳍片间距可为约30至60纳米量级。