[发明专利]包含降低针脚电容的控制开关的半导体装置

说明书

一种半导体装置，包含控制开关，该控制开关使能半导体裸芯的堆叠体中的半导体裸芯来发送或接收信号，同时将裸芯堆叠体中的其余的裸芯电隔离。通过将裸芯堆叠体中未使能的半导体裸芯电隔离，来降低或避免寄生针脚电容。

技术领域

本技术涉及包含降低针脚电容的控制开关的半导体装置。

背景技术

对于便携式消费级电子装置的需求的强劲增长驱动着对大容量存储装置的需求。非易失性半导体存储器装置(比如闪存存储器储存卡)正变得广泛使用，以满足对于数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固设计、以及其高可靠性和大容量已经使得这样的存储器装置对于电子装置中的广泛应用是理想的，包含例如数码相机、数码音乐播放器、视频游戏控制器、PDA以及移动电话。

尽管已知各种各样的封装配置，闪存存储器储存卡总体上可以制造为单封装系统(SiP)或多芯片模块(MCM)，其中多个裸芯安装和互连在小足印基板上。基板可以总体上包含刚性的、电介质基部，基部具有在一侧或两侧上被蚀刻的导电层。电连接形成在裸芯与(一个或多个)导电层之间，并且(一个或多个)导电层提供用于将裸芯连接到主机装置的电引脚结构。一经形成裸芯与基板之间的电连接，则典型地将组件围封在模塑料中，其提供保护性封装体。

为了最有效利用封装体足印，已知在基板上将半导体裸芯上下叠置。为了提供对半导体裸芯上的接合垫的接入，裸芯堆叠完全彼此覆盖且在相邻的裸芯之间具有间隔体层，或者具有偏移。在偏移配置中，裸芯叠置在另一裸芯的顶部上，使得暴露下面的裸芯的接合垫。然后使用例如到堆叠体中的每个裸芯上的对应的裸芯垫的引线键合体的垂直列，将裸芯彼此引线键合且引线键合到基板。例如，在堆叠体中的裸芯的全部裸芯接合垫上，使用引线键合体的垂直列将堆叠体中的每个裸芯上的针脚P0彼此引线键合且引线键合到基板，将堆叠体中的每个裸芯上的针脚P1彼此引线键合且引线键合到基板等。

常规地，通过控制器裸芯将信号发送到特定的裸芯上的特定的针脚，控制器裸芯沿着所选的引线键合体的垂直列将信号发送到裸芯堆叠体，使得堆叠体中的全部裸芯上的对应的针脚接收信号。控制器还发送芯片使能(enable)信号，其使能裸芯堆叠体重的裸芯中的一个，而堆叠体中的全部其他裸芯保持待机，使得信号仅在使能的裸芯内的所选的针脚处通信。

上述常规半导体装置的结构和操作的一个问题是待机时接收信号的裸芯堆叠体中的针脚导致寄生电容，也称为“针脚电容”。此针脚电容导致不必要的电源消耗，且限制输入/输出(I/O)信号传输速度。随着当前裸芯堆叠体中的裸芯的数目持续增加，与针脚电容相关联的问题越来越严重。

发明内容

总的来说，在一个示例中，本技术涉及一种半导体装置，其包括：多个堆叠的半导体裸芯，所述多个半导体裸芯中的每个半导体裸芯包括多个裸芯接合垫；以及多个控制开关，所述多个控制开关包括:控制开关的第一组，所述控制开关的第一组电连接到所述多个半导体裸芯中的第一半导体裸芯，第一控制迹线，所述第一控制迹线与所述控制开关的第一组相关联，使得根据电压是否经过所述第一控制迹线，而打开或闭合所述控制开关的第一组中的每个控制开关，控制开关的第二组，所述控制开关的第二组电连接到所述多个半导体裸芯中的第二半导体裸芯，以及第二控制迹线，所述第二控制迹线与所述控制开关的第二组相关联，使得根据电压是否经过所述第二控制迹线，而打开或闭合所述控制开关的第二组中的每个控制开关。

在另一示例中，本技术涉及一种半导体装置，其包括：基板，所述基板包括多个接触垫，所述多个接触垫包括接触垫的第一组和接触垫的第二组；多个半导体裸芯，所述多个半导体裸芯堆叠在所述基板上，第一半导体裸芯电耦接到所述接触垫的第一组，并且第二半导体裸芯电耦接到所述接触垫的第二组；在所述基板上的多个控制开关，所述多个控制开关包括与所述接触垫的第一组相关联的控制开关的第一组，以及与所述接触垫的第二组相关联的控制开关的第二组；以及多个控制迹线，所述多个控制迹线包括在所述基板上且与所述控制开关的第一组相关联的第一控制迹线，以及在所述基板上且与所述控制开关的第二组相关联的第二控制迹线。