[发明专利]一种沟槽式晶体管结构及其制造方法

说明书

本发明公开了一种沟槽式晶体管结构及其制造方法，通过在衬底表面形成条形沟槽，利用沟槽侧壁及底部通过注入形成沟道层，并在沟槽内壁处形成栅电极介质层，在沟槽内填充栅电极材料形成栅电极，同时在沟道层外侧的沟槽条形两侧及底部通过注入形成围绕沟槽的环形源极、漏极，将传统在衬底之上形成栅电极的方式改进为在衬底中形成栅电极，可完全与平面CMOS工艺兼容，从而既能增强晶体管的性能，同时又避免了FINFET制作中复杂的非平面工艺，因此更易于工艺集成的简化和成本的降低。

技术领域

本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种沟槽式晶体管结构及其制造方法。

背景技术

半导体集成电路(IC)工业经历了迅速的发展。在IC的发展过程中，通常增大了功能密度(即每个芯片区域的互连器件的数量)，而减小了几何尺寸(即使用制造工艺可以制造的最小器件或互连线)。IC性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。这种按比例缩小的工艺优点在于提高了生产效率并且降低了相关费用。同时，这种按比例缩小的工艺也增加了处理和制造IC的复杂性。

在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，为了克服短沟道效应和提高单位面积的驱动电流密度，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维鳍式场效应管(FinFET)器件结构的过渡问题。FinFET器件是一种多栅MOS器件，这种结构由于具有更多的栅控面积，更窄的沟道耗尽区域而拥有非常突出的短沟道控制力和很高的驱动电流。与平面晶体管相比，FinFET器件比传统的MOS结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能。并且，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。

然而，FinFET器件需要在衬底之上进行整体制作，并形成一致的结构；由于FinFET器件制作中的非平面工艺与现有的CMOS平面工艺难以兼容，造成FinFET器件的形成工艺非常复杂，且成本高昂，这制约了FinFET器件向低成本、高效率生产的迅速发展。

因此，需要提出一种既能增强晶体管性能，同时又可避免FinFET器件制作中复杂的非平面工艺的新型晶体管结构。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种沟槽式晶体管结构及其制造方法，以在增强晶体管性能的同时，更易于工艺集成的简化和成本的降低。

为实现上述目的，本发明的技术方案如下：

一种沟槽式晶体管结构，包括：

水平形成于衬底表面的条形沟槽，所述沟槽内填充有栅电极材料，以形成栅电极；

衬底中沿沟槽侧壁及底部形成的沟道层；

衬底中位于沟道层外侧、并围绕沟槽条形两侧及底部分别形成的源极，衬底中位于沟道层外侧、并围绕沟槽条形两侧及底部形成的漏极。

优选地，所述栅电极与沟道层之间的所述沟槽内壁处以及栅电极表面设有栅电极介质层。

优选地，所述沟槽的至少一端的栅电极表面设有栅电极导电引出，所述源极、漏极的上表面设有源极、漏极导电引出。

优选地，所述沟槽至少一端的端部具有延展部，所述延展部的栅电极表面设有栅电极导电引出。

优选地，当所述沟槽的两端都设有栅电极导电引出时，所述源极、漏极分别靠近沟槽的一端并相邻该端栅电极导电引出设置。

优选地，当所述沟槽的其中一端设有栅电极导电引出时，所述源极或漏极远离该端栅电极导电引出设置。

优选地，所述源极或漏极位于不设有栅电极导电引出的所述沟槽的另一端端部。

一种沟槽式晶体管结构的制造方法，包括以下步骤：