[发明专利]一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法

说明书

本发明涉及一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法，其通过浮栅电荷共享的方式实现编程/擦除管对信号传输管的开关态，实现电荷共享方式为BTBT编程和FN擦除方式；所述抗辐射FLASH开关单元是制作在硅基的深N阱中，并通过STI实现信号传输管与编程/擦除管的有源区有效隔离；所述信号传输管栅氧层与编程/擦除管隧道氧化层是同膜层、是采用掺N氧化工艺实现；其余均采用业界标准工艺制作完成。本发明抗辐射Sence‑Switch型pFLASH开关单元工艺简单，兼容于CMOS工艺，不仅具有良好的电荷保持特性、耐久性、阈值窗口宽，而且具有抗总剂量能力强、编程效率高等优点。同时，本发明抗辐射Sence‑Switch型pFLASH开关单元体硅CMOS工艺集成方法也适用于SOI CMOS工艺。

技术领域

本发明涉及一种pFLASH开关单元结构及其制备方法，尤其是一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法，具体地说是适用于抗辐射可编程逻辑器件(FPGA/CPLD)及SOC集成电路的Sense-Switch型pFLASH开关单元结构及其制备方法，属于微电子集成电路的技术领域。

背景技术

抗辐射FLASH开关单元是实现抗辐射可重构的FLASH型可编程逻辑器件的内核基本组成单元，与SRAM和反熔丝相比，其性能介于二者之间，而且其抗辐射FLASH型FPGA工艺技术是继反熔丝FPGA工艺技术的下一代主流技术，其军事应用领域主要是航天和航空领域，包括基于海、陆、空的军用系统、雷达、指挥与控制，以及导航系统，这主要得益于FLASH型FPGA电路的诸多优势，如非易失、可重构性、低功耗、高密度、上电即运行、高安全性、固件错误(firm-error)免疫性等。基于Flash技术的FPGA不仅唯一具有ASIC的特征，而且其高安全性、高可靠性、低功耗等特点正是满足我们对于未来FPGA的需求，在计算机、通信、汽车、卫星以及航空航天等领域显示出产品强大的应用前景。

目前，应用FLASH型可编程逻辑器件的核心开关单元结构为Sense-Switch型nFLASH，该结构是由两个共浮栅型nFLASH基本单元构成，依赖于编程/擦除管控制共享电荷量来实现信号管传输的“开”、“关”态。该结构主要基于体硅CMOS工艺集成，具有工艺简单、集成度高等优点，但其浮栅型nFLASH基本单元抗辐射加固技术难点在于总剂量加固，其受总剂量辐射损伤主要表现为擦/写阈值窗口变窄、场边缘漏电引起源漏漏电及器件之间漏电，前者因总剂量电离效应引起编程态电子发射、擦除态空穴注入导致浮栅电荷损失，后者因总剂量电离效应引起场区SiO₂介质层俘获陷阱电荷导致p衬底场边缘的反型阈值电压降低，目前，该结构的抗总剂量辐射能力约50Krad(Si)，严重限制了其自身了抗固件错误免疫、低功耗、可重构等方面的优势在航空航天领域中应用。而且，该结构目前主要采用的是FN编程与FN擦除方式，其编程方式的选择给器件高可靠性带来挑战，该结构单元可循环擦/写的次数仅有500次左右，同时，编程时间效率也低。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法，其可以应用于抗辐射FPGA、CPLD和SOC电路，其结构工艺兼容于CMOS，步骤简单，安全可靠。

按照本发明提供的技术方案，所述抗辐射Sense-Switch型pFLASH开关单元结构，所述pFLASH开关单元包括制备于同一衬底上的编程/擦除MOS管T1以及信号传输MOS管T2，在所述衬底内的上部设有N阱，编程/擦除MOS管T1的编程/擦除管有源区、信号传输MOS管T2的信号传输管有源区均位于N阱内，并通过N阱内的有源区隔离体隔离；

在编程/擦除管有源区内设有编程/擦除管P+漏区以及编程/擦除管P+源区，在信号传输管有源区内设有信号传输管P+漏区以及信号传输管P+源区；