[发明专利]一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法

权利要求书

1.一种抗辐射Sense-Switch型pFLASH开关单元结构，其特征是：pFLASH开关单元（44）包括制备于同一衬底（00）上的编程/擦除MOS管T1以及信号传输MOS管T2，在所述衬底（00）内的上部设有N阱（01），编程/擦除MOS管T1的编程/擦除管有源区（22）、信号传输MOS管T2的信号传输管有源区（11）均位于N阱（01）内，并通过N阱（01）内的有源区隔离体（02B）隔离；

在编程/擦除管有源区（22）内设有编程/擦除管P+漏区（09A）以及编程/擦除管P+源区（09B），在信号传输管有源区（11）内设有信号传输管P+漏区（09C）以及信号传输管P+源区（09D）；

在编程/擦除管有源区（22）以及信号传输管有源区（11）上均设置隧道氧化层（03），在所述隧道氧化层（03）上设有浮栅多晶层（04），浮栅多晶层（04）覆盖在隧道氧化层（03）以及有源区隔离体（02B）上，在所述浮栅多晶硅层（04）上设有ONO阻挡层（05），在所述ONO阻挡层（05）上设有控制栅多晶层（06）；编程/擦除管P+漏区（09A）、编程/擦除管P+源区（09B）分别位于控制栅多晶层（06）的两侧，信号传输管P+漏区（09C）、信号传输管P+源区（09D）分别位于控制栅多晶层（06）的两侧；

在所述控制栅多晶层（06）的外侧设有侧墙（08），所述侧墙（08）支撑于隧道氧化层（03）上，且侧墙（08）覆盖浮栅多晶层（04）、ONO阻挡层（05）以及控制栅多晶层（06）的外侧壁；

在N阱（01）上方设有ILD介质层（14），所述ILD介质层（14）覆盖在控制栅多晶层（06）、侧墙（08）以及N阱（01）上，在所述ILD介质层（14）上设有金属层（16），所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区（09A）欧姆接触的编程/擦除管漏极金属（16A）以及与编程/擦除管P+源区（09B）欧姆接触的编程/擦除管源极金属（16B），所述信号传输管金属体包括与信号传输管P+漏区（09C）欧姆接触的信号传输管漏极金属以及与信号传输管P+源区（09D）欧姆接触的信号传输管源极金属；

在所述编程/擦除管有源区（22）内设有编程/擦除管漏极PLDD注入区（07A）以及编程/擦除管源极PLDD注入区（07B），编程/擦除管P+漏区（09A）位于编程/擦除管漏极PLDD注入区（07A）内，编程/擦除管P+源区（09B）位于编程/擦除管源极PLDD注入区（07B）；

在所述信号传输管有源区（11）内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区，信号传输管P+漏区（09C）位于信号传输管漏极PLDD注入区内，信号传输管P+源区（09D）位于信号传输管PLDD注入区内；

采用漏端的BTBT方式对浮栅多晶层（04）充入电荷，移去浮栅多晶层（04）上的电荷主要采用源端FN隧穿方式或全沟道均匀FN隧穿方式，通过编程/擦除MOS管T1的编程和擦除两种方式改变共有浮栅多晶层（04）中的电荷，进而控制信号传输MOS管T2的浮栅多晶层（04）开关两种工作状态，即当浮栅多晶层（04）上被充电时，信号传输MOS管T2导通，当浮栅多晶层（04）的电子被移除时，信号传输MOS管T2关闭；

在所述隧道氧化层（03）外圈设有SAB介质层（12），在所述SAB介质层（12）内填充有编程/擦除管漏极连接金属硅化物（17A）以及编程/擦除管源极连接金属硅化物（17B）；在所述编程/擦除管漏极连接金属硅化物（17A）的正上方设有贯通ILD介质层（14）的编程/擦除管漏极连接填充体（15A），编程/擦除管漏极金属（16A）通过编程/擦除管漏极连接填充体（15A）、编程/擦除管漏极连接金属硅化物（17A）与编程/擦除管P+漏区（09A）欧姆接触；在编程/擦除管源极连接金属硅化物（17B）的正上方设有贯通ILD介质层（14）的编程/擦除管源极连接填充体（15B），编程/擦除管源极金属（16B）通过编程/擦除管源极连接填充体（15B）、编程/擦除管源极连接金属硅化物（17B）与编程/擦除管P+源区（09B）欧姆接触；

在控制栅多晶层（06）上设置控制栅连接金属硅化物（13），所述控制栅连接金属硅化物（13）与编程/擦除管漏极连接金属硅化物（17A）、编程/擦除管源极连接金属硅化物（17B）为同一工艺制造层；

当同一衬底（00）上具有多个pFLASH开关单元（44）时，相邻的两pFLASH开关单元（44）间通过开关单元隔离体（02A）隔离；

对同一行的pFLASH开关单元（44），在设置浮栅多晶层（04）后，对浮栅多晶层（04）进行刻蚀，以得到贯通浮栅多晶层（04）的浮栅腐蚀窗口（33），所述浮栅腐蚀窗口（33）位于开关单元隔离体（02A）的正上方，ONO阻挡层（05）覆盖在浮栅多晶层（04）上并填充浮栅腐蚀窗口（33）；

所述有源区隔离体（02B）、开关单元隔离体（02A）采用STI工艺制备得到，有源区隔离体（02B）、开关单元隔离体（02A）的沟槽深度为3500Å~8000Å；N阱（01）的结深为3μm~7μm。

2.一种抗辐射Sense-Switch型pFLASH开关单元结构的制备方法，其特征是，所述开关单元结构的制备方法包括如下步骤：

（a）、提供所需的衬底（00），并在所述衬底（00）内的上部设置N阱（01），并在N阱（01）形成若干pFLASH开关单元（44）所需的有源区，所述有源区包括同一pFLASH开关单元结构的编程/擦除管有源区（22）与信号传输管有源区（11），同一pFLASH开关单元（44）内编程/擦除管有源区（22）与信号传输管有源区（11）通过N阱（01）内的有源区隔离体（02B）隔离；相邻nFLASH开关单元（44）间通过N阱（01）内的开关单元隔离体（02A）相互隔离；

（b）、在上述衬底（00）的上表面设置隧道氧化层（03），所述隧道氧化层（03）覆盖N阱（01）的上表面，并在所述隧道氧化层（03）上设置浮栅多晶层（04），选择性地掩蔽所述浮栅多晶层（04），以得到贯通浮栅多晶层（04）的浮栅腐蚀窗口（33），所述浮栅腐蚀窗口（33）位于开关单元隔离体（02A）的正上方；

（c）、在上述浮栅多晶层（04）上设置ONO阻挡层（05），所述ONO阻挡层（05）覆盖在浮栅多晶层（04）上并填充浮栅腐蚀窗口（33），并在ONO阻挡层（05）上设置控制栅多晶层（06）；

（d）、在上述控制栅多晶层（06）的外侧设置侧墙（08），所述侧墙（08）支撑于隧道氧化层（03）上，且侧墙（08）覆盖浮栅多晶层（04）、ONO阻挡层（05）以及控制栅多晶层（06）的外侧壁；

（e）、在上述的编程/擦除管有源区（22）内设有编程/擦除管P+漏区（09A）以及编程/擦除管P+源区（09B），在信号传输管有源区（11）内设有信号传输管P+漏区（09C）以及信号传输管P+源区（09D）；

（f）、在上述N阱（01）上设置ILD介质层（14）以及金属层（16），所述ILD介质层（14）压盖在N阱（01）上，侧墙（08）以及控制栅多晶层（06）均位于ILD介质层（14）内，所述金属层包括包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区（09A）欧姆接触的编程/擦除管漏极金属（16A）以及与编程/擦除管P+源区（09B）欧姆接触的编程/擦除管源极金属（16B），所述信号传输管金属体包括与信号传输管P+漏区（09C）欧姆接触的信号传输管漏极金属以及与信号传输管P+源区（09D）欧姆接触的信号传输管源极金属；

在得到侧墙（08）前，在所述编程/擦除管有源区（22）内设有编程/擦除管漏极PLDD注入区（07A）以及编程/擦除管源极PLDD注入区（07B），在所述信号传输管有源区（11）内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区；在得到侧墙（08）后，在所述编程/擦除管P+漏区（09A）位于编程/擦除管漏极PLDD注入区（07A）内，编程/擦除管P+源区（09B）位于编程/擦除管源极PLDD注入区（07B），在所述信号传输管P+漏区（09C）位于信号传输管漏极PLDD注入区内，信号传输管P+源区（09D）位于信号传输管PLDD注入区内；

在所述隧道氧化层（03）外圈设有SAB介质层（12），在所述SAB介质层（12）内填充有编程/擦除管漏极连接金属硅化物（17A）以及编程/擦除管源极连接金属硅化物（17B）；在所述编程/擦除管漏极连接金属硅化物（17A）的正上方设有贯通ILD介质层（14）的编程/擦除管漏极连接填充体（15A），编程/擦除管漏极金属（16A）通过编程/擦除管漏极连接填充体（15A）、编程/擦除管漏极连接金属硅化物（17A）与编程/擦除管P+漏区（09A）欧姆接触；在编程/擦除管源极连接金属硅化物（17B）的正上方设有贯通ILD介质层（14）的编程/擦除管源极连接填充体（15B），编程/擦除管源极金属（16B）通过编程/擦除管源极连接填充体（15B）、编程/擦除管源极连接金属硅化物（17B）与编程/擦除管P+源区（09B）欧姆接触；

在控制栅多晶层（06）上设置控制栅连接金属硅化物（13），所述控制栅连接金属硅化物（13）与编程/擦除管漏极连接金属硅化物（17A）、编程/擦除管源极连接金属硅化物（17B）为同一工艺制造层；

所述控制栅多晶层（06）的厚度为1000Å~2200Å。