[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，所述半导体器件包括：基底；在所述基底上由下至上依次层叠的下极板、电介质层、上极板和缓冲层。本发明提供的半导体器件及其制造方法，通过更改MIM电容器上极板的结构而提升了对划痕应力的容忍度，从而大大降低结晶颗粒产生的划痕对产品的杀伤力，提高了产品的良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化和微型化的进程。电容器是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中，具体用途有带通滤波器，锁相环，动态随机存储器等等。

目前集成电容的形式主要有多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金属-绝缘体-硅(MIS，Metal-Insulator-Silicon)和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)等。其中，由于MIM电容器对晶体管的干扰最小，可以提供较好的线性度(Linearity)和对称度(Symmetry)，并具有高容量、低电阻率和工作电压稳定等优点，因此得到更加广泛的应用，特别是电源管理的产品。

由于MIM电容器的面积较大，而且上下极板之间距离很近，介电层很薄，在对层间介电层执行化学机械研磨的的过程中，MIM结构一旦被研磨液的结晶颗粒划伤，在应力作用下很容易造成上下极板的短路，进而造成芯片的失效。

因此，为了解决上述问题，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件，包括：

基底；

在所述基底上由下至上依次层叠的下极板、电介质层、上极板和缓冲层。

示例性地，所述缓冲层中形成有孔洞。

示例性地，所述孔洞在所述缓冲层中交错排列。

示例性地，所述孔洞的深度小于所述缓冲层的厚度。

示例性地，所述缓冲层与所述上极板之间形成有绝缘层。

示例性地，所述缓冲层与所述上极板在竖直方向上重叠。

示例性地，还包括覆盖所述缓冲层的介质层，所述孔洞中填充有所述介质层。

示例性地，所述介质层中形成有与所述下极板接触的第一导电插塞和与所述上极板接触的第二导电插塞，其中所述第二导电插塞贯穿所述缓冲层。

本发明还提供一种半导体器件的制造方法，包括：

提供基底；

在所述基底上由下至上依次形成下极板、电介质层、上极板和缓冲层。

示例性地，还包括在所述缓冲层中形成孔洞的步骤。

示例性地，所述孔洞在所述缓冲层中交错排列。

示例性地，所述孔洞的深度小于所述缓冲层的厚度。

示例性地，使用同一掩膜图案化所述缓冲层和所述上极板。

示例性地，所述缓冲层与所述上极板之间形成有绝缘层。

示例性地，还包括形成覆盖所述缓冲层的介质层，所述介质层填充所述孔洞。