[发明专利]一种调节高K金属栅CMOS器件阈值的方法

说明书

本发明公开了一种调节高K金属栅CMOS器件阈值的方法，包括：提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域和所述PMOS区域上均设置有金属栅叠层；沉积掺杂有掺杂原子的牺牲层；退火扩散所述牺牲层中的掺杂原子，使所述掺杂原子扩散进入所述金属栅叠层；去除所述牺牲层。本发明提供的方法，用以解决现有技术中高K金属栅CMOS器件阈值调节工艺存在的可控性差，并且临近界面易造成对沟道的工艺损伤的技术问题。实现了简化功函数调节工艺，减少对沟道的工艺损伤的技术效果。

技术领域

本发明涉及半导体集成技术领域，尤其涉及一种调节高K金属栅CMOS器件阈值的方法。

背景技术

调节高K金属栅CMOS器件阈值的现有方法是：NMOS和PMOS的金属栅先沉积阻挡层和沉积PMOS功函数层(PMOS WFL)，再去除NMOS区域的PMOS WFL和调节NMOS区域的阻挡层厚度以调节NMOS阈值，再变化PMOS区域的PMOS WFL的厚度以调节PMOS阈值；再沉积NMOS功函数层(NMOS WFL)。

由于现有方法中NMOS和PMOS的金属栅功函数阈值的厚度调节都基于阻挡层和PMOS WFL的TiNx基材料的腐蚀，可控性差，并且临近界面易造成对沟道的工艺损伤。

发明内容

本申请实施例通过提供一种调节高K金属栅CMOS器件阈值的方法，解决了现有技术中高K金属栅CMOS器件阈值调节工艺存在的可控性差，并且临近界面易造成对沟道的工艺损伤的技术问题。

为解决上述技术问题，本发明的实施例提供了如下技术方案：

一种调节高K金属栅CMOS器件阈值的方法，包括：

提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域和所述PMOS区域上均设置有金属栅叠层；

沉积掺杂有掺杂原子的牺牲层；

退火扩散所述牺牲层中的掺杂原子，使所述掺杂原子扩散进入所述金属栅叠层；

去除所述牺牲层。

可选的，所述衬底上设置有阻挡层、功函数层和填充层。

可选的，所述沉积掺杂有掺杂原子的牺牲层，包括：在以下任一层上沉积掺杂有掺杂原子的牺牲层：所述阻挡层、所述功函数层或所述填充层。

可选的，所述阻挡层包括第一阻挡层和第二阻挡层，所述沉积掺杂有掺杂原子的牺牲层，包括：在所述第一阻挡层或所述第二阻挡层上沉积所述牺牲层。

可选的，所述功函数层包括NMOS功函数层和/或PMOS功函数层，所述沉积掺杂有掺杂原子的牺牲层，包括：在所述NMOS功函数层和/或所述PMOS功函数层上沉积所述牺牲层。

可选的，所述牺牲层包含以下材料中的至少一种或多种的组合：氧化物、low-k材料、氮化物、有机物、非晶碳。

可选的，所述掺杂原子包含以下至少一种或多种的组合：B、P、As、活性或过渡金属原子、中性原子。

可选的，所述活性或过渡金属原子包含以下至少一种或多种的组合：Al、Ga、In、Sb、Co、Ti、Ni、Zr、Hf、Mo、La、Ta；所述中性原子包含以下至少一种或多种的组合：C、Si、S、Ge。

可选的，所述退火扩散所述牺牲层中的掺杂原子的方法，包括以下任意一种或多种的组合：炉管退火、快速热退火或激光退火。

可选的，所述去除所述牺牲层的方法，包括以下任意一种或多种的组合：干法腐蚀、湿法腐蚀、灰化或剥离。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：