[发明专利]用于具有多电轨及冗余的半导体装置的互连结构

权利要求书

1.一种形成用于半导体装置的互连结构的方法，该方法包含：

提供用于一或更多半导体装置的起始互连结构，该起始互连结构包含具有第一电轨的第一金属化层；

在该第一金属化层之上形成具有第二电轨的第二金属化层；以及

直接电连接该第一电轨与该第二电轨，其中，该直接电连接的步骤包含：在该第一电轨与该第二电轨之间形成多个金属填充通孔；

其中，形成该第二金属化层的步骤包含：

形成硬掩模层；

形成数个间隔体于该硬掩模层上；

移除该硬掩模层中未被该间隔体覆盖的部分；

形成一或更多通孔；

使用该间隔体形成多个沟槽；以及

用金属填充该沟槽及通孔，各填充通孔电连接至该多个填充沟槽中的一者。

2.如权利要求1所述的方法，其中，使用一或更多芯材线形成该间隔体，切割该一或更多芯材线中的一或更多。

3.如权利要求2所述的方法，其中，该间隔体形成于该一或更多芯材线四周，以及其中，该通孔形成于芯材下方。

4.如权利要求3所述的方法，其中，形成该多个芯材线、切割该多个芯材线中的一或更多、形成该一或更多通孔以及形成该多个沟槽的步骤各自包含：使用光刻及蚀刻的步骤。

5.如权利要求1所述的方法，还包含：在填充步骤之后的平坦化步骤。

6.如权利要求2所述的方法，还包含：移除该硬掩模层在该一或更多芯材线的任何切割处的一或更多部分。

7.如权利要求1所述的方法，其中，形成该间隔体的步骤包含：

形成芯材材料覆盖层；以及

移除该芯材材料覆盖层的数个部分。

8.一种半导体结构，包含：

互连结构的第一金属化层，该第一金属化层具有一或更多电轨；

在该第一金属化层上方的电介质堆栈；

多个沟槽间隔体；

只直接在该多个沟槽间隔体中的每一者下面的硬掩模层部分；以及

在该电介质堆栈中位于上方没有间隔体的区域中的多个通孔。

9.如权利要求8所述的半导体结构，还包含：在该电介质堆栈中位于用该多个沟槽间隔体标界的区域中的数个金属化沟槽。

10.如权利要求9所述的半导体结构，还包含：在该金属化沟槽及该多个通孔中的金属，填充金属化沟槽及填充通孔包含第二金属化层，该填充金属化沟槽包含电轨，以及该填充通孔直接电连接在该第一及该第二金属化层中的对应电轨。

11.如权利要求9所述的半导体结构，其中，该多个沟槽间隔体包含一或更多U形间隔体。