[发明专利]一种沟槽栅DMOS的制作方法

说明书

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种沟槽栅DMOS的制作方法。

背景技术

功率DMOS是在MOS集成电路工艺基础上发展起来的电力电子器件。与双极型功率器件相比，DMOS具有开关速度快，输入阻抗高，驱动功率小等优点，其结构主要有平面栅型、沟槽栅型、屏蔽栅型、超结型四种类型。沟槽栅DMOS通过体区和源区的纵向结深差形成沟道，消除了平面栅DMOS存在的JFET区，其元胞尺寸和导通电阻均有显著减小，在开关电源、逆变器、高速线路驱动器等场合获得了广泛应用。阈值电压是DMOS的重要参数，也是设计DMOS外围控制电路的重要参数，它对器件的开启和关断有重要影响，因此需要精确控制DMOS的阈值电压。

阈值电压主要取决于栅氧厚度、栅氧固定电荷量和体区的掺杂分布。目前，在制作沟槽栅DMOS器件中普遍采用离子注入法结合高温推结的工艺来制作体区，运用上述工艺虽简单可靠，然而仍存在以下不足之处：一方面，由于扩散炉控温精度不高，高温推结时无法精确控制DMOS体区的掺杂分布，导致不同批次DMOS产品之间体区掺杂分布的一致性受到不利影响，使得阈值电压的一致性降低；另一方面，高温推结一般在扩散炉中进行，其“升温-恒温-降温”过程需要耗费较长的时间，这也意味着较高的时间成本；此外，运用该工艺形成的体区，其纵向掺杂为非均匀分布，使得器件的防漏源穿通能力相对较弱，不利于制造短沟道器件。

发明内容

本发明提供一种能够精确控制体区掺杂分布的沟槽栅DMOS制作方法，运用该制作方法制得的多批次DMOS之间的阈值电压具有良好一致性，并且简化了生产流程，缩短了生产时间，降低了生产成本。

为实现上述目的，本发明提供如下技术方案：

技术方案1：

一种沟槽栅DMOS的制作方法，包括以下步骤：

步骤A：在N型衬底上生长N型外延层，然后在N型外延层中进行刻蚀形成沟槽；

步骤B：在步骤A制得沟槽的内表面及除去沟槽的N型外延层上表面形成栅氧化层；

步骤C：在步骤B制得的栅氧化层上沉积多晶硅层；

步骤D：将步骤C制得的多晶硅层进行表面平坦化处理，使得沟槽内多晶硅层表面与N型外延层上表面齐平；

步骤E：完成步骤D后，通过多次不同能量的离子注入操作将受主离子注入至N型外延层内形成体区；

步骤F：完成步骤E后，采用离子注入法将施主离子注入至N型外延层内形成源区，所形成源区的结深不超过体区的结深；

步骤G：完成步骤F后，在N型外延层表面沉积绝缘层，然后在绝缘层形成接触孔；

步骤H：采用离子注入法将受主离子通过步骤G制得的接触孔注入形成P⁺区；

步骤I：完成步骤H后，将样品进行快速热退火处理，退火温度为1000～1100℃，退火时间为1～60秒；

步骤J：完成步骤I后，在样品上、下表面分别沉积金属层，进而形成源极和漏极。

技术方案2：

一种沟槽栅DMOS的制作方法，包括以下步骤：

步骤A：在P型衬底上生长P型外延层，然后在P型外延层中进行刻蚀形成沟槽；

步骤B：在步骤A制得沟槽的内表面及除去沟槽的P型外延层上表面形成栅氧化层；

步骤C：在步骤B制得的栅氧化层上沉积多晶硅层；

步骤D：将步骤C制得的多晶硅层进行表面平坦化处理，使得沟槽内多晶硅层表面与P型外延层上表面齐平；

步骤E：完成步骤D后，通过多次不同能量的离子注入操作将施主离子注入至P型外延层内形成体区；

步骤F：完成步骤E后，采用离子注入法将受主离子注入至P型外延层内形成源区，所形成源区的结深不超过体区的结深；

步骤G：完成步骤F后，在P型外延层表面沉积绝缘层，然后在绝缘层形成接触孔；

步骤H：采用离子注入法将施主离子通过步骤G制得的接触孔注入形成N⁺区；

步骤I：完成步骤H后，将样品进行快速热退火处理，退火温度为1000～1100℃，退火时间为1～60秒；

步骤J：完成步骤I后，在样品上、下表面分别沉积金属层，进而形成源极和漏极。

本技术方案只是将技术方案1中的施主离子和受主离子互换，其他内容保持不变，以制得P沟道器件。

技术方案3：

一种沟槽栅DMOS的制作方法，包括以下步骤：