[发明专利]NVM存储器HKMG集成技术

说明书

本发明实施例涉及一种集成电路(IC)及其形成方法，该集成电路包括非易失性存储器(NVM)器件并提供小比例尺寸和高性能。在一些实施例中，集成电路包括具有非易失性存储器(NVM)器件的存储区，该NVM器件具有设置在衬底上方的两个相邻源极/漏极区之间的一对控制栅电极和选择栅电极。该控制栅电极和该选择栅电极包括多晶硅。逻辑区被设置为与所述存储区邻近且包括逻辑器件，该逻辑器件包括设置在逻辑栅极电介质上方的两个相邻源极/漏极区之间的金属栅电极，且所述金属栅电极具有被高k栅极介电层覆盖的底面和侧壁表面。本发明实施例涉及NVM存储器HKMG集成技术。

技术领域

本发明实施例涉及NVM存储器HKMG集成技术。

背景技术

嵌入式存储器是一种使用于半导体工业中以改进集成电路(IC)的性能的技术。嵌入式存储器是非独立存储器，其与逻辑核芯集成在同一芯片上并且支持该逻辑核芯从而实现预期功能。高性能嵌入式存储器可以使高速和宽总线位宽成为可能，这限制或消除了芯片间通信。

发明内容

根据本发明的一个实施例，提供了一种集成电路(IC)，包括：存储区，包括非易失性存储器(NVM)器件，所述非易失性存储器(NVM)器件具有设置在衬底上方的两个相邻源极/漏极区之间的控制栅电极和选择栅电极，所述控制栅电极和所述选择栅电极包括多晶硅；以及逻辑区，邻近所述存储区设置为并且包括逻辑器件，所述逻辑器件包括金属栅电极，所述金属栅电极设置在逻辑栅极电介质上方的两个相邻源极/漏极区之间并且具有被高k栅极介电层覆盖的底面和侧壁表面。

根据本发明的另一实施例，还提供了一种形成集成电路(IC)的方法，包括：提供衬底，所述衬底包括存储区和与所述存储区邻近的逻辑区；通过图案化控制栅极层或者选择栅极层在所述逻辑区内形成牺牲逻辑栅电极以及一起在所述存储区内形成控制栅电极或者选择栅电极；在所述牺牲逻辑栅电极和所述控制栅电极或所述选择栅电极之间形成第一层间介电层；在所述第一层间介电层上方形成硬掩模以覆盖所述存储区并且以暴露在所述逻辑区内的所述牺牲逻辑栅电极；用高k栅极介电层和金属层替换所述牺牲逻辑栅电极以在所述逻辑区内形成金属栅电极。

根据本发明的又一实施例，还提供了一种形成集成电路(IC)的方法，包括：提供衬底，所述衬底包括存储区和与所述存储区邻近的逻辑区；在所述衬底上方形成栅极介电层；在所述栅极介电层上方形成选择栅极层并且图案化所述选择栅极层以在所述存储区内形成选择栅电极以及以在所述逻辑区内形成牺牲逻辑栅电极；形成共形的电荷俘获层，所述共形的电荷俘获层在所述衬底的上表面上方延伸、沿着所述选择栅电极和所述牺牲逻辑栅电极的侧壁向上延伸以及横跨在所述选择栅电极和所述牺牲逻辑栅电极的顶面上方；在所述共形的电荷俘获层上方形成控制栅极层；在所述控制栅极层上方沿着所述电荷俘获层的上侧壁形成覆盖间隔件；去除所述控制栅极层的未被所述覆盖间隔件覆盖的部分，从而在所述选择栅电极的一侧处形成控制栅电极；以及，用高k栅极介电层和金属层替换所述牺牲逻辑栅电极以在所述逻辑区内形成金属栅电极。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出了包括高k金属栅极(HKMG)非易失性存储器(NVM)器件的集成电路(IC)的一些实施例的横截面图。

图2示出了包括HKMG NVM器件的IC的一些另外实施例的横截面图。

图3示出了包括HKMG NVM器件的IC的一些另外实施例的横截面图。

图4至图15示出了用于制造包括HKMG NVM器件的IC的方法的一些实施例的一系列横截面图。

图16示出了用于制造包括HKMG NVM器件的IC的方法的一些实施例的流程图。