[发明专利]NVM存储器HKMG集成技术

权利要求书

1.一种集成电路(IC)，包括：

存储区，包括非易失性存储器(NVM)器件，所述非易失性存储器(NVM)器件具有设置在衬底上方的两个相邻源极/漏极区之间的控制栅电极和选择栅电极，所述控制栅电极和所述选择栅电极包括多晶硅；

逻辑区，邻近所述存储区设置为并且包括逻辑器件，所述逻辑器件包括金属栅电极，所述金属栅电极设置在逻辑栅极电介质上方的两个相邻源极/漏极区之间并且具有被高k栅极介电层覆盖的底面和侧壁表面；以及

存储栅极电介质，连续地设置在所述控制栅电极和所述选择栅电极下方，其中，所述存储栅极电介质的侧壁与所述控制栅电极和所述选择栅电极的相对侧壁对准。

2.根据权利要求1所述的集成电路，其中，所述控制栅电极和所述选择栅电极具有长方体形状，所述长方体形状具有与所述金属栅电极的上表面对准的平坦上表面。

3.根据权利要求1所述的集成电路，进一步包括：

电荷俘获层，将所述控制栅电极和所述选择栅电极的所述相对侧壁分隔开，其中，所述电荷俘获层在所述控制栅电极和所述存储栅极电介质之间横向延伸以覆盖所述控制栅电极的底面。

4.根据权利要求1所述的集成电路，

其中，所述控制栅电极和所述选择栅电极具有长方体形状，所述长方体形状具有与所述金属栅电极的上表面对准的平坦上表面；以及

其中，所述控制栅电极具有L形状，所述控制栅电极具有沿着所述控制栅电极的壁架部分设置的覆盖间隔件，并且所述覆盖间隔件位于所述控制栅电极的与所述选择栅电极所在的另一侧相对的一侧处。

5.根据权利要求3所述的集成电路，其中，所述电荷俘获层包括氧化物-氮化物-氧化物(ONO)结构。

6.根据权利要求3所述的集成电路，其中，所述电荷俘获层包括：

第一介电层；

球形硅点层，布置在所述第一介电层的表面上方；以及

第二介电层，布置在所述球形硅点层上。

7.根据权利要求1所述的集成电路，进一步包括：

侧壁间隔件，设置在所述衬底的上表面上，具有沿着所述控制栅电极和所述选择栅电极的外侧壁的第一部分以及具有沿着所述金属栅电极的侧壁的第二部分；以及

接触蚀刻停止层，设置在所述逻辑区和所述存储区之间并且具有U形结构；

其中，所述U形结构具有邻接所述侧壁间隔件的所述第一部分的第一竖向部件、邻接所述侧壁间隔件的所述第二部分的第二竖向部件以及连接所述第一竖向部件和所述第二竖向部件的平坦的横向部件。

8.一种形成集成电路(IC)的方法，包括：

提供衬底，所述衬底包括存储区和与所述存储区邻近的逻辑区；

在所述衬底上方形成存储栅极介电层；

在所述逻辑区和所述存储区中在所述存储栅极介电层上方形成选择栅极层；

从所述逻辑区和所述存储区同时去除所述选择栅极层的一部分，以在所述逻辑区中形成牺牲逻辑栅电极并在所述存储区中形成选择栅电极；

在共形的电荷俘获层上方形成控制栅极层；

在所述控制栅极层上方形成抗反射层，以填充间隙并且形成平坦的上表面；

对所述抗反射层和所述控制栅极层执行回蚀刻工艺，以形成并暴露控制栅极层的平坦的顶面；

图案化所述控制栅极层以在所述选择栅电极的一侧形成控制栅电极；

根据所述选择栅电极、所述控制栅电极和所述牺牲逻辑栅电极图案化所述存储栅极介电层；

在所述牺牲逻辑栅电极和所述选择栅电极之间形成第一层间介电层；

在所述第一层间介电层上方形成硬掩模以覆盖所述存储区并且以暴露在所述逻辑区内的所述牺牲逻辑栅电极；以及

用高k栅极介电层和金属层替换所述牺牲逻辑栅电极以在所述逻辑区内形成金属栅电极。