[发明专利]高电压晶体管装置

说明书

技术领域

大体上，本文中所揭示的专利标的关于集成电路，而且更尤指晶体管装置，尤其是高电压操作用的具有(超)低/零阈值电压的场效晶体管。

背景技术

半导体晶圆上形成的集成电路一般包括大量电路元件，该等电路元件形成电气电路。除了举例如场效晶体管及/或双极晶体管等主动装置外，集成电路还可包括诸如电阻器、电感器及/或电容器等被动装置。特别的是，在使用CMOS技术制作复杂集成电路期间，数百万个晶体管，亦即N通道晶体管及P通道晶体管，是在包括结晶半导体层的基材上形成。

举例而言，MOS晶体管无论是N通道晶体管或P通道晶体管，都包含所谓由高掺杂漏极与源极区的界面所形成的PN接面(junction)，该漏极区与该源极区之间布置有反相或弱式掺杂通道区。通道区的导电性即导电通道的驱动电流能力，是通过形成于该通道区附近的栅极电极并以薄绝缘层与其分隔的栅极电极来控制。通道区的导电性在对栅极电极施加适当控制电压而形成导电通道时，还取决于掺质浓度、多数电荷载子的迁移率，对于通道区顺着晶体管的宽度方向的给定延展，还取决于源极与漏极区之间的距离，该距离亦称为通道长度。因此，结合对栅极电极施加控制电压时于绝缘层下面快速建立导电通道的能力，通道区的整体导电性实质决定MOS晶体管的效能。

对于整流及/或切换应用，举例而言，需要维持高供应电压(V_DD)的高电压(即高供应电压)晶体管。开发用于整合功率开关与控制电路的单芯片制程在功率IC开发领域中是主要趋势。举例而言，LDMOS(侧向双扩散MOS)制程目前正应用于制造单块IC。举例而言，作为MOSFET的变种，LDMOS FET是射频功率放大器的关键组件，在基站中用于个人通讯系统(例如，GSM、EDGE等)。高崩溃电压是LDMOS FET的最重要优点。然而，LDMOS FET无法在完全耗尽型绝缘体上覆硅(Fully Depleted Silicon-on Insulator；FDSOI)方法里轻易地整合于(MOS)FET的制造程序中。另一方面，根据完全耗尽型绝缘体上覆硅(FDSOI)方法所产生的常见MOS FET由于间隔物薄及或栅极氧化物衰减而未维持高供应电压(例如，V_DD>1.8V)。

图1a绘示包含半导体基材101、埋置型氧化物层102及半导体层103的SOI基材上所形成的典型FDSOI场效晶体管(FET)100。FDSOI FET 100可在22纳米节点上制造，并且包含栅极电极104、隆起源极105与隆起漏极106、以及栅极介电质107。间隔物108是在栅极电极104的侧壁上形成。FDSOI FET 100适用于以低于1.8V的供应电压操作。然而，实际上，特定应用中需要大于3V的供应电压，例如，高频切换操作时便需要。如果对栅极电极104与漏极106施加电压(源极105连接至接地)，如3.3V，则薄栅极介电质107及薄间隔物108出现崩溃，并且FDSOI FET 100的操作劣化，或FDSOI FET 100完全无法操作。

所属技术领域中已知有用以在FDSOI FET(举例而如图1a所示的FDSOI FET 100)的制造程序流程中共整合高电压晶体管装置的方法。图1b展示包含P通道FDSOI FET 110(类似于图1a所示的FDSOI FET 100)及P通道高电压FET 120的半导体装置的一实施例。制造始于提供包含半导体主体基材111、埋置型氧化物层112及半导体层113的SOI基材。P通道FDSOI FET 110包含栅极电极114、隆起源极115与隆起漏极116、以及栅极介电质117。提供多层绝缘结构118，其包含在栅极电极114的侧壁上形成的间隔物。此外，栅极电极114、隆起源极115与隆起漏极116的表面上形成硅化物层119以增强电接触特性。

基于上述理由，无法形成作为FDSOI装置的高电压FET 120。反而，必须将高电压FET 120形成为在半导体主体基材111中形成具有通道区的主体装置。高电压FET 120包含栅极电极124。通过适当的掺杂而在半导体主体基材111中形成源极区125与漏极区126。提供多层间隔物结构128，并且通过形成硅化物层129将栅极电极124、及源极区125与漏极区126硅化，可连同硅化物层119在单一制程中形成硅化物层129。

然而，高电压FET 120与FDSOI FET 110的共整合涉及许多单独的掩模与沉积步骤，尤其是相比于纯FDSOI处理具有数种附加掩模的双氧化物与间隔物处理方案。