[发明专利]一种NOR型浮栅存储器及制备方法

说明书

本发明实施例提供了一种NOR型浮栅存储器及制备方法，包括：衬底；形成在衬底表面的源极、漏极与沟道区，源极和漏极分别位于沟道区的两侧；形成在沟道区上方的隧穿氧化层和浮栅；形成在浮栅侧壁的侧壁绝缘层；形成在源极和所述漏极上方的隔离绝缘层；浮栅高于所述侧壁绝缘层和所述隔离绝缘层；形成在隔离绝缘层、侧壁绝缘层和浮栅的上方的层间绝缘层；形成在层间绝缘层上方的控制栅；形成在所述控制栅上方的字线；源极和漏极复用为位线。本发明实施例提供了一种NOR浮栅存储器及制备方法，将源极和漏极复用为位线，简化了器件结构，并且增大了控制栅的面积，减小了每一个存储单元的尺寸，减小了源极和漏极的电阻。

技术领域

本发明涉及半导体制造技术领域，尤其设计一种NOR型浮栅存储器及制备方法。

背景技术

NOR型浮栅存储器由于高集成度、低功耗、高可靠性和高性价比等优点，在非易失性存储器市场中占据了主要的份额。

但随着微电子技术的发展，NOR型浮栅存储器也面临了一系列的挑战，如更低的功耗，更快的速度，更高的集成度等。

现有NOR型浮栅结构，每个存储单元至少需要包含一个从有源区到位线金属连接层的金属接触孔，源极和漏极的电阻过大，对器件性能造成不好的影响。

发明内容

有鉴于此，本发明实施例提供了一种NOR浮栅存储器及制备方法，去除了传统结构中有源区到位线的接触孔，简化了器件结构，并且增大了控制栅的面积，减小了每一个存储单元的尺寸，减小了源极和漏极的电阻。

第一方面，本发明实施例提供了一种NOR型浮栅存储器，包括：

衬底；

形成在所述衬底表面的源极、漏极与沟道区，所述源极和漏极分别位于所述沟道区的两侧；

形成在所述沟道区上方的隧穿氧化层和浮栅；

形成在所述浮栅侧壁的侧壁绝缘层；

形成在所述源极和所述漏极上方的隔离绝缘层；

所述浮栅高于所述侧壁绝缘层和所述隔离绝缘层；

形成在所述隔离绝缘层、所述侧壁绝缘层和所述浮栅的上方的层间绝缘层；

形成在所述层间绝缘层上方的控制栅；形成在所述控制栅上方的字线；

所述源极和所述漏极复用为位线。

可选地，所述层间绝缘层为的介电常数大于或等于9。

可选地，所述层间绝缘层的材料为钽基氧化物薄膜、铝基氧化物薄膜、铪基氧化物薄膜以及锆基氧化物薄膜中的任意一种。

可选地，所述层间绝缘层的厚度范围为小于等于

第二方面，本发明实施例提供了一种针对权利要求上述NOR型浮栅存储器的制备方法，包括：

提供衬底；

在所述衬底表面形成源极、漏极与沟道区，所述源极和漏极分别位于所述沟道区的两侧；

在所述沟道区上方依次形成隧穿氧化层和浮栅；

在所述浮栅侧壁形成侧壁绝缘层；

在所述源极和所述漏极的上方形成隔离绝缘层；

所述浮栅高于所述侧壁绝缘层和所述隔离绝缘层；

在所述隔离绝缘层、所述侧壁绝缘层和所述浮栅上方形成层间绝缘层；

在所述层间绝缘层上方形成控制栅；在所述控制栅的上方形成字线；

所述源极和所述漏极复用为位线。