[发明专利]半导体装置

说明书

本发明涉及半导体装置。在半导体装置中，抑制噪声经由密封环的传播。半导体装置(SM1)具备形成于包围电路形成区域的密封环区域(1C)的环状的密封环(SR)。密封环(SR)具有BOX层(BX)、n型半导体层(NR)以及由多层的布线(MR1、MR2、MR3、MR4、MR5)构成的环状的电极部(ESR)，电极部(ESR)经由插销电极(PL)而与n型半导体层(NR)电连接。

技术领域

本发明涉及半导体装置，例如适用于使用SOI(Silicon on Insulator，绝缘体上硅结构)基板的半导体装置。

背景技术

在专利第4689224号说明书(专利文献1)中，记载了如下半导体装置：具有包围逻辑部以及模拟部外周的环状的密封环，作为切断从逻辑部经由密封环到达模拟部的路径的导通的非导通部发挥功能的pn结部设置于密封环区域中。

专利文献1：专利第4689224号公报

发明内容

为了防止半导体芯片的碎裂(chipping)或者提高半导体芯片的耐湿性，在半导体芯片的边缘部附近，配置由多层的布线构成的被称为密封环的保护构造。但是，密封环由于具有非常低的阻抗，所以存在当对密封环施加噪声时噪声传播到半导体芯片整体这样的课题。

其他课题和新的特征根据本说明书的记述以及附图将更加明确。

一个实施方式的半导体装置具备电路形成区域、包围电路形成区域的外周的密封环区域以及形成于密封环区域的环状的密封环。另外，密封环区域具有包括半导体基板、半导体基板上的BOX层及BOX层上的半导体层的SOI基板以及设置于半导体层上的层间绝缘膜，密封环具有埋设于层间绝缘膜的由导电膜构成的环状的电极部、半导体层以及BOX层，电极部与半导体层电连接。

根据一个实施方式，能够在使用SOI基板的半导体装置中，抑制噪声经由密封环的传播。

附图说明

图1是实施方式1的半导体装置的剖面图。

图2是示出实施方式1的半导体装置的制造工序的剖面图。

图3是接着图2的半导体装置的制造工序中的剖面图。

图4是接着图3的半导体装置的制造工序中的剖面图。

图5是接着图4的半导体装置的制造工序中的剖面图。

图6是接着图5的半导体装置的制造工序中的剖面图。

图7是实施方式1的第1变形例的半导体装置的剖面图。

图8是实施方式1的第2变形例的半导体装置的剖面图。

图9是实施方式1的第3变形例的半导体装置的剖面图。

图10是实施方式1的第4变形例的半导体装置的剖面图。

图11是实施方式1的第5变形例的半导体装置的剖面图。

图12是实施方式1的第6变形例的半导体装置的剖面图。

图13是实施方式2的半导体装置的俯视图。

图14是沿着图13的A-A线的密封环的剖面图。

图15是实施方式3的半导体装置的俯视图。

图16是沿着图15的B-B线的密封环的剖面图。

图17是实施方式4的半导体装置的俯视图。

图18是沿着图17的C-C线的密封环的剖面图。

图19是实施方式4的变形例的密封环的剖面图。

(符号说明)