[发明专利]用于补偿半导体器件中衬底应力的效应的方法及相应器件

说明书

公开了用于补偿半导体器件中衬底应力的效应的方法及相应器件。一种半导体器件，该半导体器件包括具有第一部分和第二部分的衬底。耦合至该衬底的该第一部分的是能够提供第一应力信号的至少一个第一变形应力传感器，而耦合至该衬底的该第二部分的是能够提供第二应力信号的至少一个第二变形应力传感器。提供了一种处理电路，该处理电路耦合至该第一变形应力传感器和该第二变形应力传感器，并且被配置成用于：处理该第一应力信号和该第二应力信号，以便根据该第一应力信号和该第二应力信号产生补偿信号，并且将该补偿信号施加到该半导体电路生成的信号，以便对该生成的信号的由该半导体器件的该衬底中的应力引起的变化进行补偿。

技术领域

本公开涉及半导体器件。

可以应用一个或多个实施例来补偿由半导体器件中的衬底应力引起的效应。

背景技术

在制造半导体器件时，一个重要方面由器件的封装的可能作用来表示。

因此，在减小这些器件的成本的背景下所遵循的路线之一是例如通过减小金属框(芯片附接在其上)以及封装之内的树脂的成本来追求的减小封装的成本。

这种节省可能对框的厚度和/或对树脂的质量有影响，并且可能——具体地，导致被设计成用于消费品的低成本型器件——导致如在装配之后的器件的输出电压V_输出的移位。

这种现象可以通过可能产生的应力而被放大，其意义为有可能检测例如在对器件的所谓“修整”之后在电晶片分选(EWS)的水平上获得的输出值V_输出与可以在对芯片的封装之后检测到的值V_输出之间的差异。

以上现象可以至少部分地归因于树脂施加到芯片表面上的压力。这种压力可以引起芯片变形、连同随后的半导体材料(例如，硅)的晶格的畸变、连同畸变的效应(该效应可能在存在框的情况下更加显著)、连同小于标准值的经受显著弯曲度的厚度值。

通过示例的方式，有可能遇到范围可能在3mV与5mV之间的电压移位值并且在某些情况下达到在100mV的范围内的值。+/-3mV高达+/-12mV的移位值可以在大生产批量的情况下在正常生产中发现。

移位的方向可能不可预见，并且因此根据封装的类型是正向的或负向的，根据芯片所装配的封装，对于同一个芯片，有可能遇到不同的电压移位值——两者都关于模量和方向。

在这种背景下，通常需要具有将实现对这些移位的控制的可用解决方案，还期望减小执行测试的成本。

从这个角度看，已经提出了在不插入到可以从外侧编程的芯片电路块中的情况下，在使用例如外部引脚进行封装之后修整器件。虽然令人感兴趣，但是这种解决方案呈现出在占据空间和增大裸片的成本方面的限制，从而使得其可被认为不适用于标准生产器件。

发明内容

一个或多个实施例的目的是有助于满足以上所概述的需要，克服之前所提及的限制。

根据一个或多个实施例，由于具有在随后的权利要求书中所述的特性的方法而可以实现以上目的。

一个或多个实施例还可以涉及相应器件。

权利要求书形成本文中所提供的与在本说明书中所示例化的实施例相关的技术教导的组成部分。

一个或多个实施例使得能够实现一个或多个重要优点。

例如，无论晶格中的应力所引起的移位的模量和方向如何，有可能实施对移位(例如，电压移位)的某种自调节，有可能实现此结果，而无需来自外界的任何干预。

同样有可能追求对可以随着时间(贯穿器件的预期使用寿命)维持的参数的变化的归零或者至少减小。在应用层面，在机械变化或温度变化之后存在应力变化的情况下，一个或多个实施例还可以例如维持恒定提供的电压。