[发明专利]半导体结构的形成方法

说明书

技术领域

本发明实施例关于避免开口中的导电结构具有孔洞，更特别关于移除悬突的方法。

背景技术

半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进展，使每一代的集成电路均比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，随着几何尺寸(以制程所能形成的最小构件或线路)越来越小，功能密度(单位芯片面积所含的内连线装置数目)随之增加。制程尺寸缩小通常具有优点如增加产能并降低相关成本。

在半导体制程(如中段制程或后段制程)中，导电材料用以填入开口或沟槽以形成导电结构(如接点插塞、通孔、或导电线路)。当结构尺寸缩小时，将难以填入小开口或沟槽。

发明内容

本发明一实施例提供的半导体结构的形成方法，包括：形成凹陷于介电层中，且凹陷定义介电层的第一侧壁；沉积第一导电层于介电层的上表面与第一侧壁上，且第一导电层具有第一悬突；采用蚀刻品以移除第一导电层的第一悬突，且蚀刻品是第一导电层的卤化物、Cl₂、BCl₃、SPM、SC1、SC2、或上述的组合；以及将第二导电层填入凹陷。

附图说明

图1A与1B是具有悬突的半导体装置于制程的多种阶段中的剖视图。

图2A至2D是一些实施例中，半导体装置于制程的多种阶段中的剖视图。

图3A至3H是其他实施例中，半导体装置于制程的多种阶段中的剖视图。

图4A至4H是其他实施例中，半导体装置于制程的多种阶段中的剖视图。

图5是一些实施例中，制作半导体装置的方法的流程图。

【符号说明】

h₁、T₁ 第一厚度

h₂、T₂ 第二厚度

h₃ 厚度

W 宽度

100、200、300、400 半导体装置

101、201、301、401 开口

103、204、304、404 悬突

110、210、310、410 介电层

110B、210B 下表面

110C、210C、310C 角落区

110S、210S、310S、410S 侧壁

110U、210U、303U、310U、410U 上表面

120 黏着层

130、230、360、460 晶种层

140、240、370、470 导电层

150 孔洞

203、303、403 基板

205、305、405 装置

207 导电结构

220 扩散阻障层

235、335、435 蚀刻制程

307、309、407 区域

320、320'、420 衬垫

340、340' 氧化物层

320B、420B 衬垫底部

330、332 层状物

336、436 处理

337、437 卤化物

339、439 HCl

345、445 回火制程

355、455 还原制程

1010、1020、1030、1040 步骤

具体实施方式

下述内容提供的不同实施例或实例可实施本发明实施例的不同结构。特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一结构于第二结构上的叙述包含两者直接接触，或两者的间隔有其他额外结构而非直接接触。此外，本发明实施例的多种例子可重复标号及/或符号，但这些重复仅用以简化及清楚说明，而非多种实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在附图中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于附图方向。元件亦可转动90或其他角度，因此方向性用语仅用以说明附图中的方向。