[发明专利]半导体存储器件和制造其的方法

说明书

本发明公开一种半导体存储器件及制造该半导体存储器件的方法，其中该半导体存储器件包括：第一导电线，其在衬底上在第一方向上延伸；第二导电线，其在第一导电线之上在第二方向上延伸，第一导电线和第二导电线在交叉点处彼此交叉；单元结构，其位于交叉点的每个处，单元结构的每个具有数据存储元件、选择元件和电极元件，选择元件用于将单元选择信号施加于数据存储元件并改变数据存储元件的数据状态，电极元件至少具有一电极，该电极具有一表面，该表面与比选择元件的一表面接触且小于选择元件的该表面；以及绝缘图案，其使第一导电线和第二导电线和单元结构彼此绝缘。

技术领域

示例实施方式涉及半导体器件和制造半导体器件的方法，更具体地，涉及具有交叉点单元阵列的非易失性存储器件以及制造其的方法。

背景技术

闪速存储器件在用于动态随机存取存储(DRAM)器件的相同的硅基制造工艺可以应用于闪速存储器件制造工艺的方面具有低制造成本的优点。然而，与DRAM器件相比，闪速存储器件具有相对更低的集成度和操作速度连同相对更高的用于存储数据的功耗的缺点。

因此，例如PRAM(相变RAM)器件、MRAM(磁性RAM)器件和RRAM(电阻式RAM)器件的各种各样的下一代非易失性存储器件已经被提出以便克服闪速存储器件的以上缺点。下一代非易失性存储器件中的大多数具有更低的功耗，所以非易失性存储器件的短存取时间和大量缺点能通过下一代非易失性存储器件来解决或缓解。

具体地，近来，三维交叉点阵列结构已经被深入地研究以增加非易失性存储器件的集成度。在交叉点阵列结构中，多个上部电极和多个下部电极彼此交叉，并且多个存储单元布置在上部电极和下部电极的每个交叉点处。因此，对于交叉点阵列结构的存储单元的每个的随机存取可以是可能的，并且对每个存储单元的数据编程和从每个存储单元的数据读取能以高操作效率被单独实施。

单位单元被提供在上部电极和下部电极的交叉点处，并且多个单位单元垂直地堆叠，从而形成下一代非易失性存储器件的三维交叉点阵列结构。三维交叉点阵列结构能显著地增加下一代非易失性存储器件的集成度。

发明内容

根据示例性实施方式，提供一种半导体存储器件，该半导体存储器件包括：至少第一导电线，其在衬底上在第一方向上延伸；至少第二导电线，其在第一导电线之上在第二方向上延伸，使得第一导电线和第二导电线可以在每个交叉点处彼此交叉；多个单元结构，其位于第一导电线和第二导电线的交叉点的每个上，单元结构的每个具有数据存储元件、选择元件和电极元件，选择元件将单元选择信号施加于数据存储元件并改变数据存储元件的数据状态，电极元件至少具有一电极，该电极具有一表面，该表面与选择元件的一表面接触且小于选择元件的该表面；以及绝缘图案，其使第一导电线和第二导电线和单元结构彼此绝缘。

根据示例性实施方式，提供一种半导体存储器件，该半导体存储器件包括：下部导电线，其在衬底上在第一方向上延伸；中部导电线，其在下部导电线之上在第二方向上延伸，使得下部导电线和中部导电线在多个第一交叉点处彼此交叉，中部导电线具有第一组成线和第二组成线，第二组成线具有比第一组成线的宽度大的宽度；上部导电线，其在中部导电线之上在第一方向上延伸，使得中部导电线和上部导电线在多个第二交叉点处彼此交叉；多个第一单元结构，其位于下部导电线和第一组成线的第一交叉点的每个上，第一单元结构的每个具有第一数据存储元件、第一选择元件和下部电极元件，第一选择元件将单元选择信号施加于第一数据存储元件并改变第一数据存储元件的数据状态，下部电极元件至少具有一电极，该电极具有一表面，该表面与第一选择元件的一表面接触且小于第一选择元件的该表面；以及多个第二单元结构，其位于第二组成线和上部导电线的第二交叉点的每个上，第二单元结构的每个具有第二数据存储元件、第二选择元件和上部电极元件，第二选择元件将单元选择信号施加于第二数据存储元件并改变第二数据存储元件的数据状态，上部电极元件至少具有一电极，该电极具有一表面，该表面与第二选择元件的一表面接触且小于第二选择元件的该表面。