[发明专利]半导体装置

说明书

得到一种能够实现高可靠性的半导体装置。在主单元区域，在半导体衬底(1)的主面形成有第1扩散区域(2)，在终端区域，在主面形成有第2扩散区域(3)。绝缘膜(5、6)形成于半导体衬底(1)的主面之上，在第1及第2扩散区域(2、3)之上分别具有第1及第2接触孔(7、8)。相同材质的第1及第2电极(9、10)分别形成于第1及第2接触孔(7、8)内。半绝缘性膜(11)将第2电极(10)覆盖。第1电极(9)不将第1接触孔(7)完全填埋。第2电极(10)将第2接触孔(8)完全填埋。第3电极(14)形成于第1电极(9)之上，将第1接触孔(7)完全填埋。

技术领域

本发明涉及一种具有功率半导体用二极管构造的半导体装置。

背景技术

就用于功率半导体的二极管而言，由于在纵向上流过大电流，因此由厚的AlSi电极将主单元区域(main cell region)的接触孔填埋。另外，终端构造采用FLR(FieldLimiting Ring；场限环)构造，在GR(Guard Ring；保护环)和各FLR(Field Limiting Ring)形成FP(Field Plate；场板)电极，使耗尽层容易延伸(例如参照专利文献1)。并且，为了使电位稳定，在终端区域整个面形成有半绝缘性的保护膜。

近年来，在主单元区域流过电流的区域的接合方法从WB(Wire Bonding；导线接合)逐渐变化为DLB(Direct Lead Bonding；直接引线接合)。因此，在主电极之上形成用于进行焊接的电极的情况不断增多。

专利文献1：日本特开平09－023016号公报

近年来，就功率半导体而言，为了缩小无效区域，也需要对终端区域进行微细化。但是，由于电极的膜厚大，因此不能形成微细图案。另外，即使能够形成微细且高台阶的高纵横比的图案，也会由于来自外部的封装体的应力，发生电极倾倒或者使电极台阶部处的保护膜产生裂纹，可靠性劣化。另一方面，如果使主单元区域的电极过薄，则会出现由局部电流集中所导致的破坏、由接触端部的覆盖率变差而导致的断线、以及在形成用于对外部电极进行焊接的电极时对Si衬底造成损伤。由此，存在不能实现高可靠性这一问题。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于得到一种能够实现高可靠性的半导体装置。

本发明所涉及的半导体装置的特征在于，具有：半导体衬底，其具有主面；第1扩散区域，其在主单元区域形成于所述主面；第2扩散区域，其在所述主单元区域的外侧的终端区域形成于所述主面；绝缘膜，其形成于所述主面之上，在所述第1及第2扩散区域之上分别具有第1及第2接触孔；第1电极，其形成于所述第1接触孔内，与所述第1扩散区域连接；第2电极，其形成于所述第2接触孔内，与所述第2扩散区域连接；半绝缘性膜，其将所述第2电极覆盖；以及第3电极，其形成于所述第1电极之上，第1及第2电极是相同的材质，所述第1电极不将所述第1接触孔完全填埋，所述第2电极将所述第2接触孔完全填埋，所述第3电极将所述第1接触孔完全填埋。

发明的效果

在本发明中，第1电极不将第1接触孔完全填埋，第2电极将第2接触孔完全填埋。因此，在同时形成了相同材质的第1及第2电极的情况下，能够降低终端区域的电极的台阶，抑制电极倾倒以及电极台阶部处的保护膜的裂纹的发生。另外，由于第3电极将第1接触孔完全填埋，因此还不会发生电流集中。由此，能够实现高可靠性。

附图说明

图1是表示本发明的实施方式1所涉及的半导体装置的剖视图。

图2是表示对比例所涉及的半导体装置的剖视图。

图3是表示本发明的实施方式2所涉及的半导体装置的剖视图。

标号的说明