[发明专利]半导体装置及半导体装置的制造方法在审

专利信息
申请号: 201710107383.6 申请日: 2017-02-27
公开(公告)号: CN107204360A 公开(公告)日: 2017-09-26
发明(设计)人: 田中裕之;大井幸多;小野泽勇一;伊仓巧裕;杉村和俊 申请(专利权)人: 富士电机株式会社
主分类号: H01L29/06 分类号: H01L29/06;H01L27/02
代理公司: 北京铭硕知识产权代理有限公司11286 代理人: 孙昌浩,李盛泉
地址: 日本神奈*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 装置 制造 方法
【权利要求书】:

1.一种半导体装置,其特征在于,具备:

半导体基板;

有源区,其形成于所述半导体基板;以及

保护环部,其在所述半导体基板形成于所述有源区的外侧,

所述保护环部具有:

保护环,其呈环状地形成在所述半导体基板的上表面;

层间绝缘膜,其形成于所述保护环的上方;

场板,其沿着所述保护环在所述层间绝缘膜的上方形成为环状;以及

钨插塞,其沿着所述保护环形成为环状,贯穿所述层间绝缘膜而将所述保护环与所述场板连接。

2.根据权利要求1所述的半导体装置,其特征在于,所述场板由钨形成。

3.根据权利要求1或2所述的半导体装置,其特征在于,在对应的所述保护环和所述场板之间形成有多根环状的所述钨插塞。

4.根据权利要求3所述的半导体装置,其特征在于,所述保护环部还具备将相邻的2个所述钨插塞连接的连接插塞。

5.根据权利要求3或4所述的半导体装置,其特征在于,在所述多根环状的所述钨插塞中,相邻的2个所述钨插塞之间的距离比1根所述钨插塞的宽度大。

6.根据权利要求2所述的半导体装置,其特征在于,所述半导体装置还具备:

元件电极,其设置于所述有源区的上方,且由含有铝的材料形成;

镀层,其形成在所述元件电极上;以及

保护膜,其形成在所述镀层上,且使所述镀层的一部分区域露出。

7.根据权利要求1~6中任一项所述的半导体装置,其特征在于,所述半导体装置还具备:

半导体元件部,其形成于所述有源区;以及

空穴吸引插塞,其以贯穿所述层间绝缘膜的方式设置在所述半导体元件部和所述保护环部之间,且由钨形成。

8.根据权利要求1所述的半导体装置,其特征在于,所述半导体装置还具备设置于所述有源区的上方的元件电极,

所述场板由与所述元件电极相同的材料形成。

9.一种半导体装置的制造方法,其特征在于,包括:

保护环形成步骤,使保护环呈环状地形成在半导体基板的上表面;

绝缘膜形成步骤,在所述保护环的上方形成层间绝缘膜;以及

场板形成步骤,形成沿着所述保护环设置成环状并贯穿所述层间绝缘膜的钨插塞,并且形成沿着所述保护环在所述层间绝缘膜的上方设置成环状并与所述钨插塞连接的场板。

10.根据权利要求9所述的制造方法,其特征在于,所述半导体装置的制造方法还包括:

元件电极形成步骤,利用含有铝的材料在所述半导体基板的上表面且被所述保护环包围的有源区形成元件电极;

镀覆步骤,在所述元件电极形成步骤和所述场板形成步骤之后,对所述半导体基板的上表面侧进行镀覆而在所述元件电极上形成镀层;以及

保护膜形成步骤,在所述半导体基板的上表面侧形成保护膜。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710107383.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top