[发明专利]半导体装置以及半导体晶片的认证方法

说明书

技术领域

本发明关于一种半导体装置，特别是一种使用一实体晶片认证测量装置的半导体装置。

背景技术

对于个人资料、企业或政府机密资讯的资讯管理系统、用以管理无多个产业设施的生产设备的控制系统，以及军事设施内部的通讯网络系统等等，需要具有最高的安全性，因此，这些设备可能会由外部切断网络。然而，设施内部使用的装置或该装置的控制程序(PLC)的更新等，需要一连串的维护作业，因此不可能完全切断与外部的接触。利用高度的加密技术的防护技术的强化固然有必要，但最困难的是以保持最新的防护技术来管理设施内所有设备。因其无法达成，故何时被开启后门、何时泄漏资讯都没发现的情况很多。实际上有报告如此设施内部的资讯外泄或设施内部的病毒感染的例子。

在封闭的网络中，为了安全性而不使其与外部接触反而常发生系统更新延误、安全性脆弱的例子。并且，在特殊的装置中，也有很多变得无法更新系统的例子。进而，为了完全对应设施内所有设备、机器，人工作业变得浩大，也成为对策费用高升的原因。

装置间网络的基本单位为IC晶片(半导体晶片)。在此，如同人类使用指纹或视网膜等生物资讯进行个人认证，半导体晶片也有许多新的技术方提案用来辨识各个半导体晶片，其利用各晶片固有的实体特性来防止伪造，也即所谓的〝实体晶片认证〞(简称为PCID)。在传统的安全技术方案中，若防拷功能被破解，则可以轻易地复制例如ID或加密金钥等等广泛使用的资料。然而，PCID可使其非常难复制任何数位资料。一般而言，PCID相对于网络攻击，非常有效地给予网络防护者充分的优势。

作为活用PCID测量装置的方法，有许多提案利用于半导体晶片的认证。然而，这些几乎着眼于监测半导体晶片的实体特性作为乱数，本来应需考虑到于网络上的使用方法。例如，若中间夹有仅取代认证的伪造晶片，即使使用半导体晶片固有的实体乱数，防复制功能也会被破坏。

以半导体晶片的实体特性产生用于PCID的乱数的方法，大约分为两种。一种是利用电路的偏差的电路PCID，另一种是应用电路以外的微细结构的偏差(制造PCID)(参照日本特开2015-201884号公报)。电路PCID进一步分为利用电路的走线延迟(延迟PCID)(参照国际公开WO2011118548A1号)及利用电路的亚稳态(亚稳态PCID)(参照日本特开2013-131868号公报)。延迟PCID利用IC内以相同设计规格积体化的多个电路的作动时间的无法控制的偏差。所利用的电路的代表例子，有仲裁电路、短时脉冲波形干扰(glitch)电路、环形振荡电路等。亚稳态PCID所使用的电路主要为静态随机存取记忆体(下称SRAM)及闩锁电路(蝶形PUF电路)。电路PCID的共通点是输出不稳定，容易被温度等外部环境影响且不易抵抗错误攻击。进而，延迟PCID还有个体差异小的问题。无论如何，有必要增加放大电路或温度感测电路等，对设计的负荷增加。因此，对PCID资料长度的限制加大，PCID资料本身的长度变短。如此，即使输出为随机性，被赋予认证的晶片的数量会被限制。此意味着无法用于网络连接所有物品的物联网(Internet-of-Things，下称IoT)。制造PCID利用有意地积体化的层间贯孔的制造偏差所引起的随机断线。然而，有必要将以往的半导体制品未包括的特殊构造积体化，对制造步骤的负荷增加，可说是对于普及于IoT整体的难度很高。相似的有日本特开2015-139010号公报，在预先增设于晶片的电熔丝等的记忆体区域中写入半导体晶片固有的实体乱数资料。此也须于晶片上增设多余的记忆体区域，故有晶片成本上升的问题。有关其他PUF技术内容，请参照非专利文献1(http://www.nikkei.com/article/DGXMZO96095160U6A110C1000000/)及非专利文献2(Fatemeh Tehranipoor,“DRAM based Intrinsic Physical Unclonable Functions for System Level Security”,in IEEE 2015)。

发明内容

本发明的目的为提供一种认证方法，于半导体晶片间的PCID通讯功能中，对于伪造或对网络介入具有较低的风险。

本发明的目的为解决以往PCID技术中，个体差异小、不稳定、不易抵抗温度变化等难处，增加PCID用单元或电路而产生增加费用等所有问题。