[发明专利]具有静电放电防护的感测芯片封装及其制造方法

权利要求书

1.一种具有静电放电防护的芯片封装，包括：

一芯片，包括：

一功能操作单元；

多个输入╱输出焊垫，连接到该功能操作单元；及

多个静电放电保护焊垫，连接到该功能操作单元，用以导引累积于该芯片的电荷到该芯片的外部环境；

一基板，用以承载该芯片，该基板的一上侧包括：

多个输入╱输出接点，每一输入╱输出接点经由一第一结合线连接到一对应的输入╱输出焊垫，其中第一结合线到该芯片的上表面的环高小于一第一高度；及

多个静电放电保护接点，每一静电放电保护接点经由一第二结合线连接到一对应的静电放电保护焊垫，其中第二结合线到该芯片的上表面的环高小于一第二高度，

其中该第一结合线的环高小于该第二结合线的环高。

2.如权利要求1所述的芯片封装，进一步包括：

一封装体，由一封装材料所制，覆盖至少一部分芯片、所述多个焊垫、所述多个结合线及一部分基板，其中该封装体的上表面到该芯片的上表面的一封装高度小于一第三高度。

3.如权利要求1所述的芯片封装，其中该静电放电保护接点进一步连接到一静电放电保护装置。

4.如权利要求3所述的芯片封装，其中该静电放电保护装置为静电放电主动网或瞬时电压抑制器(Transient Voltage Suppressor，TVS)。

5.如权利要求2所述的芯片封装，其中该封装材料为模制化合物。

6.如权利要求1所述的芯片封装，其中所有或部分的输入╱输出焊垫及静电放电保护焊垫沿该芯片周边的一直线实质交错排列。

7.如权利要求1所述的芯片封装，其中所有或部分的输入╱输出焊垫沿该芯片周边的一直线实质排列，且所述多个静电放电保护焊垫排列于所述多个输入╱输出焊垫四周。

8.如权利要求1所述的芯片封装，其中该芯片为指纹感测芯片。

9.如权利要求1所述的芯片封装，其中该第一高度介于30μm到60μm之间。

10.如权利要求2所述的芯片封装，其中该第二高度介于第一高度与第三高度之间。

11.如权利要求2所述的芯片封装，其中该第三高度介于70μm到110μm之间。

12.一种用于制造如权利要求1所述的芯片封装的方法，包括步骤：

提供该基板；

放置该芯片到该基板的上侧，将所述多个输入╱输出焊垫与静电放电保护焊垫面朝上；

以打线接合连接方式连接每一输入╱输出焊垫到一对应的输入╱输出接点，其中该第一结合线到该芯片的上表面的环高小于该第一高度；及

以打线接合连接方式连接每一静电放电保护焊垫到一对应的静电放电保护接点，其中该第二结合线到该芯片的上表面的环高小于该第二高度，

其中该第一结合线的环高小于该第二结合线的环高。

13.如权利要求12所述的方法，进一步包括步骤：以一模制化合物密封一部分芯片与结合线于该基板上以形成一封装体，及维持该封装体的上表面到该芯片的上表面的封装高度小于一第三高度。

14.如权利要求12所述的方法，其中该第一高度介于30μm到60μm之间。

15.如权利要求13所述的方法，其中该第二高度介于第一高度与第三高度之间。

16.如权利要求13所述的方法，其中该第三高度介于70μm到110μm之间。