[发明专利]一种发光二极管的外延片及其制备方法

说明书

本发明公开了一种发光二极管的外延片及其制备方法，属于半导体技术领域。所述外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、高温缓冲层、N型GaN层、量子缓冲层、发光层、P型GaN层，发光层包括若干子层，子层包括量子阱层和层叠在量子阱层上的量子垒层，量子缓冲层的晶格常数在量子阱层的晶格常数和量子垒层的晶格常数之间。本发明通过在N型GaN层和发光层之间的量子缓冲层，量子缓冲层的晶格常数在量子阱层的晶格常数和量子垒层的晶格常数之间，可以减少量子阱层和量子垒层在量子缓冲层上交替生长时产生的应力，从而减少发光层内的晶格缺陷，增加了电子和空穴的辐射复合，最终提高了发光二极管的内量子效率。

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管的外延片及其制备方法。

背景技术

以氮化镓为代表的半导体发光二极管(英文：Light Emitting Diode，简称：LED)，具有禁带宽度大、高电子饱和漂移速度、耐高温、大功率容量等优良特性，其三元合金InGaN的带隙从0.7ev到3.4ev连续可调，发光波长覆盖可见光和紫外线的整个区域，在新兴的光电产业中具有广大的前景。

GaN基LED外延片是在异质基底(如蓝宝石衬底)上外延生长U型GaN层、N型GaN层、发光层、P型GaN层而成。其中，发光层包括交替层叠的InGaN量子阱层和GaN量子垒层，GaN量子垒层将N型GaN层中的电子和P型GaN层中的空穴限制在InGaN量子阱层中复合发光。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

GaN和衬底之间晶格失配度大，为了避免晶格缺陷延伸到发光层中，通常在N型GaN层和发光层之间设置浅量子阱层，以降低U型GaN层和N型GaN层累积的应力。但是InGaN量子阱层和GaN量子垒层之间也存在晶格失配，导致发光层中依然存在较大的应力，产生较多的晶格缺陷，增加了电子和空穴的非辐射复合，减少了电子和空穴的辐射复合，最终降低了发光二极管的内量子效率。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种发光二极管的外延片及其制备方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型GaN层、发光层、P型GaN层，所述发光层包括若干子层，所述子层包括量子阱层和层叠在所述量子阱层上的量子垒层，所述外延片还包括层叠在所述N型GaN层和所述发光层之间的量子缓冲层，所述量子缓冲层的晶格常数在所述量子阱层的晶格常数和所述量子垒层的晶格常数之间。

在本发明一种可能的实现方式中，所述量子阱层为InGaN层，所述量子垒层为GaN层；所述量子缓冲层为InGaN层，所述量子缓冲层中In组分的含量小于所述量子阱层中In组分的含量的0.1倍。

在本发明另一种可能的实现方式中，所述量子阱层为GaN层，所述量子垒层为AlGaN层；所述量子缓冲层为AlGaN层，所述量子缓冲层中Al组分的含量小于所述量子垒层中Al组分的含量的0.1倍。

在本发明又一种可能的实现方式中，所述量子阱层为InGaN层，所述量子垒层为AlGaN层；所述量子缓冲层为InAlGaN层、InGaN层、AlGaN层、GaN层中的一种，所述量子缓冲层中In组分的含量小于所述量子阱层中In组分的含量的0.1倍，且所述量子缓冲层中Al组分的含量小于所述量子垒层中Al组分的含量的0.1倍。

可选地，所述量子缓冲层的厚度与所述量子垒层的厚度之差的绝对值小于设定值，或者所述量子缓冲层的厚度大于所述量子垒层的厚度。

可选地，所述外延片还包括层叠在所述量子缓冲层和所述发光层之间的插入层，所述插入层的厚度小于10nm。

可选地，所述外延片还包括层叠在所述N型GaN层和所述量子缓冲层之间的浅量子阱层。