[发明专利]一种超级结器件、芯片及其制造方法

说明书

本发明适用于半导体领域，提供了一种超级结器件、芯片及其制备方法，该器件包括衬底、缓冲层、第二导电类型沟道、第二导电类型重掺杂区和源极，其特征在于，所述器件还包括第一导电类型漂移区、氧化层和栅极，以及通过挖槽后填入第二导电类型硅或多次外延形成的第二导电类型柱，所述第二导电类型柱通过电阻与源极电位连接，所述第二导电类型柱与漏极电位之间形成电容，所述电阻与所述电容形成RC缓冲器从而改善EMI性能。本发明在P柱通过电阻与源极电位连接，使第二导电类型柱与漏极电位之间形成电容，通过该电阻与电容形成RC缓冲器从而改善EMI性能。

技术领域

本发明属于半导体领域，尤其涉及一种超级结器件、芯片及其制造方法。

背景技术

传统的平面MOS管，因为其比导通电阻正比于击穿电压的2.5次方，因此在高压场合，器件的比导通电阻急剧增加，不适合于高压应用。

超级结器件是在传统的平面MOS管的基础上，增加纵向的P柱，该纵向P柱通过跟横向的N型漂移区进行耗尽，降低了漂移区的等效掺杂浓度，使得漂移区的掺杂浓度可以做到普通平面MOS管的10倍以上。

图1示出了一种常见的超级结功率器件的结构，以N型超级结为例，其中栅极1通常由多晶硅组成，其厚度在之间。氧化层2用来实现栅和沟通的隔离，其厚度决定了栅极的耐压，通常为了保证一定的栅极耐压，氧化层的厚度一般大于源极3通过N型重掺杂形成，掺杂的剂量在以上。P型沟道5的掺杂剂量在之间，它的掺杂剂量决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。P型重掺杂区4用于形成空穴的收集区。N型漂移区7的掺杂的体浓度在之间，漂移区的厚度决定了器件的击穿电压。P型互补掺杂区6用来横向跟N型漂移区耗尽，从而可以同时实现高的掺杂浓度和高的击穿电压。P型互补掺杂区6在工艺上通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的，图1中的结构的是通过挖槽形成的P柱6。N型高掺杂的衬底9，其体浓度在以上，其高的掺杂浓度是为了减小衬底的电阻。N型缓冲层8是为了防止因为工艺的热过程，高掺杂的衬底的原子扩散到漂移区，造成漂移区的掺杂浓度提高，从而降低器件的击穿电压。N型缓冲层8的掺杂浓度通常跟N型漂移区7的掺杂浓度基本保持一致。10是JFET(Junction Field Effect Transistor，面结型场效应晶体管)的离子注入(Implant)，其目的是为了降低导通电阻。如果没有JFET Implant，沟通电阻会增加。JFET Implant可以采用普打的方法，也可以采用带光刻板的方法。图1结构的P柱6与Pbody、源极电位是直接相连的。

对于600V的传统平面MOS管，其漂移区的掺杂浓度通常在4e14每cm^3附近，而600V的超级结器件，因为采用了纵向P柱，其漂移区的掺杂浓度可以做到4e15每cm^3，漂移区的掺杂浓度的大幅提升，使得器件的比导通电阻急剧降低。相同导通电阻的情况下，器件的面积降低，从而器件的电容，输入和输出电容都大幅减小，使得器件的开关速度增加。快的开关速度，会恶化器件的EMI(Electro Magnetic Interference，电磁干扰)性能，因此对于超级结器件，优化其EMI性能显得尤为重要。

发明内容

本发明实施例的目的在于提供一种超级结器件，旨在解决现有超级结器件EMI性能差的问题。

本发明实施例是这样实现的，一种超级结器件，包括衬底、缓冲层、第二导电类型沟道、第二导电类型重掺杂区和源极，所述器件还包括第一导电类型漂移区、氧化层和栅极，以及通过挖槽后填入第二导电类型硅或多次外延形成的第二导电类型柱，所述第二导电类型柱通过电阻与源极电位连接，所述第二导电类型柱与漏极电位之间形成电容，所述电阻与所述电容形成RC缓冲器从而改善EMI性能。

本发明实施例的另一目的在于，提供一种抗干扰超级结芯片，所述芯片包括上述超级结器件，所述第一掺杂区通过多个金属通孔直接与金属和源极连接；

所述第二掺杂区在所述芯片内、所述芯片表面或所述芯片外通过电阻与源极连接。