[发明专利]具有叠层上专用集成电路管芯的垂直键合线堆叠芯片级封装及其制造方法

说明书

系统级封装包括存储器模块中的存储器管芯叠层，其相对于处理器管芯垂直堆叠。存储器管芯叠层中的每个存储器管芯包括从基质引出以用于连接的垂直键合线。一些配置包括从键合线焊盘开始正交引出的垂直键合线。基质封闭存储器管芯叠层、间隔件和处理器管芯的至少一部分。

技术领域

本公开内容涉及具有垂直(vertical)键合线的存储器管芯叠层(stack)。存储器管芯叠层是芯片级封装存储器模块的一部分。存储器模块被配置为系统级封装(SiP)设备，其包括存储器模块中的处理、存储器和专用集成电路器件。

背景技术

诸如移动电话、智能电话和平板电脑之类的计算设备在可用空间方面受到限制，因为存在由预期用途决定的尺寸限制。尺寸减小是封装面临的挑战。

附图说明

在附图的各图中通过示例而非限制的方式示出了各种所公开的实施例，其中：

图1是根据实施例的具有正交引线键合的存储器管芯叠层的一部分的透视正视图细节；

图1A是根据处理实施例的包括具有正交键合线的存储器管芯叠层的存储器模块的横截面正视图；

图1B是根据实施例的在进一步处理之后的图1A中所示的存储器模块的横截面正视图；

图1C是根据实施例的作为包括处理器管芯的使用正交引线键合技术的系统级封装装置的一部分的存储器模块的横截面正视图。

图1D是根据实施例的作为系统级封装装置的一部分的板安装存储器模块的横截面正视图；

图2C是根据实施例的作为安装有再分布层的存储器模块的一部分的存储器管芯叠层的系统级封装的横截面正视图，其中存储器模块包括正交键合线技术；

图2D是根据实施例的安装有系统级封装中的再分布层的板安装存储器模块的横截面正视图。

图3是示出处理实施例的过程流程图；

图4被包括以示出用于所公开实施例的更高级设备应用的示例；以及

图5C是根据实施例的作为包括处理器管芯的使用垂直键合线技术的系统级封装装置的一部分的存储器模块的横截面正视图。

具体实施方式

通过用垂直键合线引脚输出(pin out)存储器管芯叠层而在存储器模块中使用存储器管芯叠层，垂直键合线在连接表面(landing surface)处突破基质(matrix)。在实施例中，存储器管芯叠层包括DRAM存储器。在实施例中，存储器管芯叠层包括SRAM存储器。在实施例中，存储器管芯叠层包括由Intel Corporation of Santa Clara,California开发的交叉点存储器。在实施例中，存储器模块是固态驱动器。在实施例中，存储器模块用于大容量储存。在实施例中，存储器模块用作系统级封装装置。

图1是根据实施例的具有正交引线键合11、13、15和17的存储器管芯叠层10的一部分的透视正视图细节100。当键合时源自键合焊盘(未示出)的每个引线键合形成键合线珠。示出了键合线珠17'。

根据实施例，存储器管芯叠层10是存储器模块110的一部分(参见例如图1A)。存储器模块110包括存储器管芯叠层10和至少一个其他有源器件，例如处理器。如图所示，存储器管芯叠层10示出了第一、第二、第三和第四存储器管芯12、14、16和18，它们沿Z方向堆叠并且构造成X方向阶梯结构。使用粘附第一膜113、粘附第二膜115和粘附第三膜117组装存储器模块10。在实施例中，后续粘附层119可用于在叠层组装期间稳定存储器模块10。公开了用于存储器模块实施例的其他功能。