[发明专利]用于远程现场可编程门阵列处理的方法和装置有效
申请号: | 201680086306.0 | 申请日: | 2016-06-30 |
公开(公告)号: | CN109314103B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | N·A·萨尔华纳;K·库马尔;T·维尔哈姆;F·甘博纳特;N·兰加纳坦 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 张立达;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 远程 现场 可编程 门阵列 处理 方法 装置 | ||
在一个实施例中,一种装置包括第一计算节点的结构控制器。结构控制器用于执行以下操作:从第二计算节点经由将第一计算节点耦合到第二计算节点的网络结构接收用于在第一计算节点的现场可编程门阵列(FPGA)上执行内核的请求;命令FPGA执行内核;以及经由网络结构将内核的执行的结果发送到第二计算节点。
技术领域
概括而言,本公开内容涉及计算机开发领域,并且更具体而言,涉及远程现场可编程门阵列(FPGA)处理。
背景技术
计算节点可以包括一个或多个处理器、一个或多个存储器设备以及一个或多个FPGA。计算节点还可以经由网络结构耦合到一个或多个其他计算节点。在各种实施例中,处理器的核心可以将计算请求卸载到FPGA。
附图说明
图1示出了根据某些实施例的计算机系统的组件的框图。
图2示出了根据某些实施例的结构控制器的示例性框图。
图3示出了根据某些实施例的FPGA的示例性框图。
图4示出了根据某些实施例的示例性可用性检查流程。
图5示出了根据某些实施例的示例性注册流程。
图6示出了根据某些实施例的示例性运行流程。
图7示出了根据某些实施例的用于代表远程计算节点执行FPGA处理的示例性流程。
各附图中同样的附图标记和名称指示同样的元素。
具体实施方式
尽管附图描绘了特定的计算机系统,但是各种实施例的构思适用于任何合适的集成电路和其他逻辑器件。其中可以使用本公开内容的教导的设备的示例包括桌上型计算机系统、服务器计算机系统、大型计算机系统、存储系统、手持式设备、平板计算机、其他薄笔记本、片上系统(SOC)设备和嵌入式应用。手持式设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持式PC。嵌入式应用可以包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或可以执行以下教导的功能和操作的任何其他系统。
图1示出了根据某些实施例的计算机系统100的组件的框图。系统100可以包括经由网络结构104彼此耦合的任何合适数量的计算节点102。节点102可以包括任何合适数量的处理器106、存储器设备108、FPGA 112、控制器(例如,118、120或122)和/或其他组件。系统100可以代表任何合适的计算环境,例如高性能计算环境、数据中心、通信服务提供者基础设施(例如,演进型分组核心的一个或多个部分)、内存计算环境、其他计算环境、或其组合。
在特定的计算环境中,低延时数据处理非常重要。例如,各种解决方案可以涉及从传感器或端点获得数据并且将数据发送到一组服务器以进行分析。响应于分析,决定被做出并被执行。低延时数据处理在各种各样的应用中重要,包括自动驾驶汽车、欺诈检测、国家安全应用和金融交易等等。为了实现高带宽和低延时,可以尽可能快地传送去往和来自计算元件的数据,并且可以尽可能快地处理数据。在各种实施例中,FPGA可以通过加速具有数据并行性的专用应用来促进低延时数据处理。
在各种系统中,各种不同计算节点上的FPGA可以由中央实体或其他逻辑来编程。当计算节点上的FPGA被编程(或重新编程)时,中央实体或其他逻辑可以将比特流(其将FPGA配置为执行期望的算法)传送到计算节点的处理器(例如,CPU),并且处理器将对FPGA进行编程。然而,通过处理器对FPGA进行编程会增加延时。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680086306.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类