[发明专利]半导体加工中的原位校准结构和使用方法

说明书

公开了半导体材料层沉积和移除过程的原位校准的系统和方法。包括一个或多个校准过孔或柱的测试结构组相应地用于精确监视诸如电镀和抛光的过程。测试结构特征和产品特征之间的已知(例如，经验确定的)关系能够监视晶圆加工进展。在加工循环期间对一个或多个校准特征的光学检查允许动态操作条件调整，并当已经实现期望产品特征特性时精确停止加工。

技术领域

本发明通常涉及集成电路制造领域，并且具体涉及在晶圆沉积(例如电镀)和/或打薄(例如化学机械抛光，CMP)过程期间和用于确定用于这些过程的端点的测试结构和改进的原位直接反馈监视深度。

背景技术

已经开发了用于将两个硅晶圆键合在一起以形成新的晶圆(诸如图1A所示的晶圆2，其包括直接键合杂化(DBH)结构4)的半导体晶圆键合过程。DBH加工可以在焦平面阵列的形成中被使用，焦平面阵列包括堆放在包括模拟和数字集成电路6的读出集成电路(ROIC)8上的检测器晶圆14，产生了SiPIN混合传感器。在检测器晶圆14和集成电路6之间可以找到金属接触层10和金属插入器层(例如互连柱16)，其中绝缘(例如氧化物)层12封装金属结构。检测器晶圆14可以通过能够使被嵌入在一个或多个绝缘层12内的金属互连柱16形成插入器连接的氧化物键合来被键合到ROIC 8。

关于示例性3D堆放晶圆的附加信息可以在W.A.Rradford等人，红外技术和应用XXXI，Proc.of SPIE Vol.5783，“The Third Generation FPA Development Status atRaytheon Vision Systems”，和/或与由Ziptronix有限公司(Tessera Technologies有限公司的子公司)开发的过程相关的并从http://www.ziptronix.com/technologies/dbi/可获得的数据表中找到。

参考图1B-1D，在剥离光刻胶并沉积绝缘层12之前，可以使用电镀在光刻胶层13中沉积诸如一个或多个互连金属柱16的产品特征(feature)。传统的电镀槽(bath)制造商设计他们的槽来实现跨基板的合理良好的电镀高度均匀性，尽管产品特征(例如，轨迹线、过孔等)尺寸变化。然而，存在由于沉积加工条件的变化(例如，电镀中的电流分布的变化)而出现产品特征高度的变化，诸如金属柱16'的高度h_p。各个柱16'以及检测器晶圆14和ROIC8的绝缘层12的高度hp需要减小在非常小的公差内，以在随后的晶圆堆放操作中的晶圆键合期间实现适当的互连。

DBH制造过程包括引起形成封装在氧化物绝缘层12中的金属(例如，镍)柱结构16'的光刻技术。为了在键合之前露出金属柱，每个绝缘层12可以使用诸如CMP的晶圆打薄过程从例如初始高度h₁(在时间t₁处)下降到期望高度h₂(在时间t₂处)来变薄。

经常使用CMP来使材料平坦化并从绝缘氧化物层12中移除材料，直到露出嵌入柱16’为止(诸如图1D所示的)。参考图2，CMP典型地利用磨料浆料通过机械和化学作用的组合来使晶圆20的表面平坦化。通常，CMP涉及在晶圆20上压抛光垫22，抛光垫22可以被真空安装在旋转载体头部24上。当晶圆20和抛光垫22接触时，晶圆20的表面被机械和化学抛光。任何CMP过程的关键部分是端点检测。在CMP期间缺少用于测量晶圆厚度的原位直接反馈，传统的过程一般估计CMP速率和完成CMP过程的定时。然而，所述浆、所述垫或晶圆的化学或机械组成的变化可能导致抛光至期望深度所需的时间量发生变化。