[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，具备：

衬底；

积层体，设置在所述衬底上，具有多个第1导电层与多个第1绝缘层，且所述第1导电层与所述第1绝缘层沿着第1方向交替地设置；及

柱状部，在所述积层体中沿着所述第1方向延伸；且具有：

阻挡层，在与所述第1方向交叉的第2方向，设置在多个所述第1导电层上及多个所述第1绝缘层上；

电荷积蓄层，在所述第2方向设置在所述阻挡层上；

隧穿层，在所述第2方向设置在所述电荷积蓄层上；及

半导体层，在所述第2方向设置在所述隧穿层上；并且

所述柱状部包含第1部分、及相对于所述第1部分设置在所述衬底侧的第2部分；

所述第2部分在所述第2方向的尺寸小于所述第1部分在所述第2方向的尺寸；

在所述第1部分，所述阻挡层的在所述第2方向与所述第1导电层重叠的位置的第1厚度，薄于所述阻挡层的在所述第2方向与所述第1绝缘层重叠的位置的第2厚度；

在所述第2部分，所述阻挡层的所述第1厚度薄于所述阻挡层的所述第2厚度；

所述阻挡层的所述第2部分的所述第1厚度厚于所述阻挡层的所述第1部分的所述第1厚度。

2.根据权利要求1所述的半导体装置，还具备：

第2导电层，厚于所述第1导电层；

第2绝缘层，设置在所述第2导电层上；

第3绝缘层；及

第3导电层，设置在所述第3绝缘层上，且厚于所述第1导电层；并且

所述积层体设置在所述第2绝缘层与所述第3绝缘层间；

所述柱状部贯通所述第2绝缘层及所述第3绝缘层；

所述阻挡层的在所述第2方向与所述第2绝缘层重叠的位置的厚度厚于所述阻挡层的在所述第2方向与所述第3绝缘层重叠的位置的厚度。

3.根据权利要求2所述的半导体装置，还具备一部分设置在所述第2导电层与所述柱状部之间的连结部；且

所述柱状部相对于1个所述连结部而设置有多个；

所述阻挡层在所述连结部设置在所述第2导电层上；

所述电荷积蓄层在所述连结部设置在所述阻挡层上；

所述隧穿层在所述连结部设置在所述电荷积蓄层上；

所述半导体层在所述连结部设置在所述隧穿层上；

所述阻挡层在所述连结部的厚度厚于所述阻挡层在所述第1部分的所述第1厚度。

4.根据权利要求3所述的半导体装置，还具备沿着所述第1方向延伸的绝缘部；且

所述绝缘部设置在相对于1个所述连结部而设置的多个所述柱状部之间。

5.根据权利要求1至4中任一项所述的半导体装置，其中所述阻挡层包含氧化硅或高介电常数材料。

6.根据权利要求1至4中任一项所述的半导体装置，其中所述阻挡层具有：包含第1绝缘材料的第1层、及包含第2绝缘材料的第2层；且

所述第1层设置在所述第1部分；

所述第2层设置在所述第1部分及所述第2部分。

7.根据权利要求6所述的半导体装置，其中所述第1绝缘材料与所述第2绝缘材料相同。