[发明专利]半导体器件及形成其的方法

说明书

半导体器件100包括具有贯穿衬底通孔106的衬底102，贯穿衬底通孔106在其中形成有：第一电容器电极层108a和第二电容器电极层108b，和设置于第一电容器电极层108a和第二电容器电极层108b之间的介电材料层112；以及贯穿衬底通孔导体116。一种形成半导体器件100的方法，半导体器件100包括贯穿衬底通孔106，所述方法包括在贯穿衬底通孔106中形成：第一电容器电极层108a和第二电容器电极层108b，和设置于第一电容器电极层108a和第二电容器电极层108b之间的介电材料层112；以及贯穿衬底通孔导体116。

技术领域

本发明一般地涉及半导体器件及形成其的方法。更具体地，本发明涉及在形成在半导体衬底中的沟槽中形成电容器电极和介电层以及形成贯穿衬底通孔导体。

背景技术

贯穿衬底通孔(TSV)技术正成为3D芯片堆叠以及2.5D并排集成技术的关键推动力。它提供了在不同芯片(如硅芯片)层之间的垂直电连接。芯片上深沟槽电容器(DTCap)由于其提供高电容密度而广泛用于先进电子系统，如动态随机存取存储器(DRAM)和电压调节器应用。制造贯穿衬底通孔和深沟槽电容器是有挑战性且昂贵的，因为它们相比于现代金属氧化物半导体场效应晶体管(MOSFET)会占据多得多的管芯面积。

美国专利No.8492241 B2描述了一种用于同时形成贯穿衬底通孔和深沟槽结构的方法。贯穿衬底通孔和深沟槽电容器或深沟槽隔离(DTI)通过单掩模和单反应离子蚀刻(RIE)在同一个衬底上同时形成。贯穿衬底通孔沟槽比深沟槽电容器或深沟槽隔离沟槽更宽更深。在沟槽侧壁上，利用不同介电材料形成贯穿衬底通孔和深沟槽电容器或深沟槽隔离。贯穿衬底通孔和深沟槽电容器或深沟槽隔离完全对齐。按推测，制造贯穿衬底通孔和深沟槽电容器的成本被降低。

美国专利No.8785289 B2阐述了一个采用导电贯穿衬底通孔的集成去耦合电容器。半导体衬底中的电容器采用导电贯穿衬底通孔作为内部电极，并且采用柱状掺杂半导体区域作为外部电极。电容器在小区域中提供了大的去耦合电容，而且不影响电路密度或硅3D结构设计。在半导体衬底中可以提供附加导电贯穿衬底通孔，以便提供用于电源的电连接和通过所述附加导电贯穿衬底通孔的信号传输。和具有可比较电容的常规电容器阵列相比，该电容器具有更低的电感，从而使得能够减少在堆叠半导体芯片的电源系统中的高频噪音。高质量的深沟槽电容器具有与顶层及底层的电连接两者。

美国专利No.8642456 B2利用深沟槽和贯穿衬底通孔技术实现了半导体信号能力的电容器。深沟槽N阱结构被形成，并在深沟槽N阱结构中利用半导体芯片中形成的贯穿衬底通孔提供注入。在半导体芯片中的贯穿衬底通孔周围创建至少一个角度的注入。贯穿衬底通孔被介电层围绕，且并填充有导电材料，所述导电材料形成电容器的一个电极。进行到一个注入的连接，从而形成到电容器的第二个电极。基于贯穿衬底通孔结构的信号能力电容器在电极连接方面具有更高的自由度。

美国专利公布No.20130181326 A1公开了改进的半导体电容器和制造方法。包含交替的第一类和第二类金属层(每层由电介质分离)的金属绝缘体金属(MIM)堆叠形成于深腔中。整个堆叠可以被平面化，进而被图案化来暴露第一区域，并且被选择性蚀刻以使第一区域内的所有第一金属层凹陷。执行第二选择性蚀刻以使第二区域内的所有第二金属层凹陷。蚀刻后的凹陷部可以用电介质回填。可以形成分离的电极：第一电极和第二电极，所述第一电极形成在所述第一区域中并且接触所有所述第二类金属层而不接触任何所述第一类金属层，所述第二电极形成在所述第二区域中并且接触所有所述第一类金属层而不接触任何所述第二类金属层。

发明内容

本发明在独立权利要求中限定。本发明的部分可选特征在从属权利要求中限定。

如本文所公开的，提出并描述的技术，其可允许以无缝方式同时制造电容器和TSV两者。

优于以上引用的已知技术的优点可以包括以下的一个或多个：