[发明专利]半导体存储器件

说明书

根据一个实施例，一种半导体存储器件包括第一存储体和第二存储体。所述第一存储体和所述第二存储体中的每一者包括具有可变电阻元件的存储单元、参考单元、具有与所述存储单元电耦接的第一输入端和与所述参考单元电耦接的第二输入端的读出放大器、以及电耦接所述存储单元和所述读出放大器的所述第一输入端的第一晶体管。所述第一存储体的所述第一晶体管的栅极和所述第二存储体的所述第一晶体管的栅极被独立地供给电压。

技术领域

实施例涉及一种半导体存储器件。

相关申请的交叉引用

本申请基于并要求2015年9月9日提交的美国临时申请62/216,179的优先权，此临时申请的全部内容通过引用并入此文。

背景技术

MRAM(磁性随机存取存储器)将具有磁阻效应的MTJ(磁性隧道结)元件用作存储单元。MRAM的特点是操作速度快、容量大以及非易失性，且被誉为下一代存储器件。

附图说明

图1是根据第一实施例的半导体存储器件中的半导体芯片的框图；

图2是根据第一实施例的半导体存储器件中的存储体的框图；

图3A是根据第一实施例的半导体存储器件中的可变电阻元件的剖视图；

图3B是解释根据第一实施例的半导体存储器件中的可变电阻元件处的写操作的图，并且是处于平行状态的可变电阻元件的剖视图；

图3C是解释根据第一实施例的半导体存储器件中的可变电阻元件处的写操作的图，并且是处于反向平行状态的可变电阻元件的剖视图；

图4是根据第一实施例的半导体存储器件中的电压生成电路的电路图；

图5是根据第一实施例的半导体存储器件中的分配器的电路图；

图6是根据第一实施例的半导体存储器件中的处于读操作的存储体交错的电压波形图；

图7是根据比较例的半导体存储器件中的处于读操作的存储体交错的电压波形图；

图8是根据第二实施例的半导体存储器件中的分配器的电路图；

图9是示出了根据第二实施例的半导体存储器件中的行地址与钳位电压V_c和参考电压V_r的最优值和实际值的关系的图；

图10是示出了根据比较例的半导体存储器件中的行地址与钳位电压V_c和参考电压V_r的最优值和实际值的关系的图。

具体实施方式

一般地，根据一个实施例，一种半导体存储器件包括第一存储体(bank)和第二存储体。所述第一存储体和所述第二存储体中的每一者包括具有可变电阻元件的存储单元、参考单元、具有与所述存储单元电耦接的第一输入端和与所述参考单元电耦接的第二输入端的读出放大器、以及电耦接所述存储单元和所述读出放大器的所述第一输入端的第一晶体管。所述第一存储体的所述第一晶体管的栅极和所述第二存储体的所述第一晶体管的栅极被独立地供给电压。

下面，将参考附图来描述实施例。在附图中，相同的附图标记表示相同的部分。

第一实施例

将参考图1到图7来说明根据第一实施例的半导体存储器件。

在第一实施例中，为存储体BK0设置分配器160_0，并为存储体BK1设置分配器160_1。在存储体BK0与存储体BK1之间参考电压线192是分开且独立的，且在存储体BK0与存储体BK1之间钳位电压线191是分开且独立的。这能抑制与存储体交错关联的参考电压线192和钳位电压线191的摆动，并防止错误读出。下面，详述第一实施例。