[实用新型]级联配置的器件与半导体元件

说明书

相关申请的交叉引用

本申请是由Chun-Li Liu等人于2015年7月24日提交的、题目为“CASCODE CONFIGURED SEMICONDUCTOR COMPONENT”的临时专利申请序列号62/196,652的非临时申请，该临时专利申请全文并入本文以作参考，并且在此要求其共同主题的优先权。

技术领域

本实用新型一般地涉及电子学，并且更特别地涉及其半导体结构以及形成半导体器件的方法。

背景技术

过去，半导体工业使用各种不同的器件结构和方法来形成半导体器件，例如，二极管、肖特基二极管、场效应晶体管(FET)、高电子迁移率晶体管(HEMT)等。诸如二极管、肖特基二极管和FET之类的器件典型地由硅基板制成。由硅基板制成的半导体器件的缺点包括低击穿电压、过大的反向漏电流、大的正向电压降、不适宜地低的开关特性、高的功率密度以及高制造成本。要克服这些缺点，半导体制造商已经转向用化合物半导体基板来制造半导体器件，例如，III-N半导体基板、III-V半导体基板、II-VI半导体基板等。尽管这些基板具有改进的器件性能，但是它们易碎且增加了制造成本。因而，半导体工业已经开始使用作为硅和III-N材料的组合的化合物半导体基板，以解决成本、可制造性和脆弱性的问题。形成于硅基板或其他半导体基板上的III-N化合物半导体材料已经在Zhi He的且于2011年6月9日公布的美国专利申请公开号2011/0133251A1以及Michael A.Briere的且于2013年3月21日公布的美国专利申请公开号2013/0069208 A1中进行了描述。

半导体制造商使用硅半导体材料和III-N半导体材料的组合来制造器件，例如，与硅器件级联的常开的III-N耗尽型HEMT。使用这种材料组合有助于使用常开的III-N耗尽型器件来实现常关状态。在被配置为开关的级联器件中，硅器件通常由于在高漏极偏压下操作的III-N器件的高的漏电流而在雪崩模式下操作。在雪崩操作模式中，III-N器件的栅极处于较大的压力下，其中绝对栅-源电压超过器件夹断电压。猛烈的压力条件，例如，在雪崩模式下操作硅器件，会降低器件的可靠性，降低击穿电压，并且增加漏电流。级联半导体器件已经在Rakesh K.Lal等人的且于2013年4月11日公布的美国专利申请公开号2013/0088280 A1中进行了描述。

因此，具有级联半导体器件结构及其制造方法将会是有利的。若该结构及方法实现起来具有成本效益将会是更有利的。

实用新型内容

在一个方面中，本实用新型提供一种半导体元件(10，30，60，70，90，100)，具有至少第一及第二端子，其特征在于包括：第一半导体器件(12，72)，具有第一载流端子及第二载流端子，所述第一半导体器件(12，72)由硅基材料配置；第二半导体器件(14)，具有控制端子(14G)、第一载流端子(14D)及第二载流端子(14S)和体端子(14B)，所述第二半导体器件(14)由III-N半导体材料配置，所述第一半导体器件(12，72)的所述第一载流端子与所述第二半导体器件(14)的所述第二载流端子(14S)耦接，所述第二半导体器件(14)的所述控制端子(14G)与所述第一半导体器件(12，72)的所述第二载流端子耦接，并且所述第二半导体器件(14)的所述体端子(14B)与所述第一半导体器件(12，72)的所述第二载流端子连接；以及保护元件(16，62，76，102)，具有第一端子及第二端子，所述保护元件(16，62)的所述第一端子与所述第一半导体器件(12，72)的所述第一载流端子以及所述第二半导体器件(14)的所述第二载流端子(14S)耦接。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述第一半导体器件(12)、所述第二半导体器件(14)和所述保护元件(16，62，76，102)是单片集成的。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述保护元件(16，62，76，102)是无源电路元件或有源电路元件之一。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述保护元件(16，62，76，102)是电阻器(16，76)或齐纳二极管(62，102)。