[发明专利]超结半导体器件的制备方法

说明书

本发明公开了一种超结半导体器件的制备方法，该方法包括：提供N型衬底；在所述N型衬底上制备超结结构，并将所述超结结构入库存储；获取预制的所述超结结构，在所述超结结构上进行表面DMOS的制备。本发明将制造周期分为超结结构制备和表面DMOS制备两部分，制备后的超结结构可以供所有超结产品使用，后续根据客户需求选择特定产品类型进行产品制备，从而可以减少产品出货周期，提高生产效率。

技术领域

本发明涉及半导体技术领域，尤其涉及一种超结半导体器件的制备方法。

背景技术

常规结构的VDMOS(vertical double-diffusion metal-oxide-semiconductor，垂直双扩散金属-氧化物半导体场效应晶体管)随着击穿电压的提高，外延层电阻率和厚度需要增大，导致导通电阻将会很大，导通电阻与击穿电压关系为：R∝BV^2.5，这就是通常所说的‘硅极限’。为了减小导通电阻或者突破硅极限，目前主要采用超结半导体器件。

目前业界所采用的制造技术，每个产品都是先经过超结结构的制备再进行表面器件结构的制备，该超结半导体器件制备根据订单选择产品光刻版，现有制造方法生产周期长，效率低，成本高。

发明内容

有鉴于此，本发明提出了一种生产周期较短的超结半导体器件的制备方法以解决上述技术问题。

为了上述目的，本发明所采用的技术方案为：

根据本公开的实施例，提出了一种超结半导体器件的制备方法，包括：

提供N型衬底；

在所述N型衬底上制备超结结构，并将所述超结结构入库存储；

获取预制的所述超结结构，在所述超结结构上进行表面DMOS的制备。

本发明制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，包括：

在所述N型衬底上层叠制备多个导电类型掺杂本体；

经过高温处理，以使所述多个导电类型掺杂本体内的不同杂质交替扩散。

本发明制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，还包括：

在顶层的所述导电类型掺杂本体上生长N型掺杂层。

本发明制备方法的进一步改进在于，制备所述导电类型掺杂本体，包括：

生长N型外延层；

在所述N型外延层上印刷光刻胶，并利用光刻版对所述N型外延层进行光刻，以使所述N型外延层上构成设定的曝光图形；

在所述曝光图形内注入P型杂质，并去除光刻胶。

本发明制备方法的进一步改进在于，所述N型衬底的厚度为500μm～700μm，电阻率为0.001Ω.cm～0.02Ω.cm。

本发明制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，包括：

在所述N型衬底上生长N型外延层；

在所述N型外延层上生长氧化层；

在所述氧化层上印刷光刻胶，并利用光刻版对所述N型外延层进行光刻，以使N型外延层上构成设定的曝光图形；

对所述曝光图形进行深槽刻蚀；

在深槽内填充P型掺杂层，并对所述P型掺杂层的表面进行化学机械抛光处理。

本发明制备方法的进一步改进在于，所述在所述N型衬底上制备超结结构，还包括：

在所述N型外延层及所述P型掺杂层上生长N型掺杂层。